RDNA 2 und Zen 3: AMD bestätigt Fahrplan für Vorstellung

Natürlich halten sie das, was denn sonst, denn immerhin haben sie das erst wenige Wochen zuvor explizit und von offizieller Stelle verkündet. Mich verwirrt eher deine Verwunderung. ;-)
Naja ich sag's mal so: Beide Firmen haben in der Vergangenheit offizielle Statements veröffentlicht, die dann nicht so gaaaaaanz richtig waren. Ich sage nur "Poor Volta" und "Die GTX 970 hat 4GB VRAM" :ugly:
 
Ist es der gleiche Chip, wenn bei dem einen Recheneinheiten deaktivert wurden?
Ja.

Warum werden denn bei CPUs die IPC-Veränderungen immer nur pro Architektur kommuniziert und nicht wie du es hier beschreibst pro Chip?

Müsste doch jeder Chip mit unterschiedlicher Core-Konfiguration eine andere IPC haben, oder?
 
Das vermeintliche "GDDR6X" von Micron ist eine proprietäre Entwicklung von Micron selbst mit ein wenig Input von NV. Derart schneller Speicher steht AMD aktuell nicht zur Verfügung. Der JEDEC liegt derzeit noch nicht einmal die Spezifikation für eine mögliche Standardisierung vor. Micron verwendet hier eine neue PAM4-Signalisierung, mehr dazu im Link.

Aktuell gibt es reguläre GDDR6-BGAs mit typischerweise 14 (56 GiB/s pro BGA), 16 (64 GiB/s pro BGA) und 18 Gbps (72 GiB/s pro BGA), d. h. gigabit per pin per second. 18er-BGAs sind jedoch kaum zu bekommen, d. h. am oberen Ende findet man bestenfalls in realen Produkten derzeit 16 Gbps-BGAs und das wird voraussichtlich auch AMDs Limit sein. Beispielsweise alle aktuellen GPUs verwenden bestenfalls 14 Gbps-BGAs. Die einzige Ausnahme ist die RTX 2080 Super, die mit 15,5Gbps arbeitet (62 GiB/s, hier für 256 Bit also 496 GiB/s Gesamtbandbreite). Beispielsweise mit den 18,5Gbps der RTX 3080 hätte die RTX 2080 Super bereits 592 GiB/s an bandbreite.

Entsprechend kann man auch ableiten, dass wenn der kürzlich gesehene 256 Bit-Chip zu RDNA2 (fall überhaupt korrekt gelaked) zutrifft, es sich dabei um eine kleinere GPU handeln muss, denn das 256 Bit-Interface wird die zur Verfügung stehende Speicherbandbreite zu sehr beschränken als dass AMD damit in den Regionen von der 3080 und 3090 wildern könnte. Wenn hier tatsächlich 16 GiB kommen, was ja alle erwarten, müssen das bei AMD im HighEnd 512 Bit werden. Würde das Topmodell mit einem 256 Bit-interface "auskommen" würde das gleichzeitig bedeuten, dass dessen Gesamtleistung nicht übermäßig hoch ausfallen kann.


Zur RTX 3090: Der Preis ist voraussichtich trotz der +200 € gut und auch recht knapp gewählt, denn bei dem Modell wird alles beträchtlich teuerer für nVidia. Teuerer Fertigungsprozess ggü. dem bisher verwendeten, teueres PCB, teuere BGAs für den Speicher und zudem auch noch viel mehr davon (immerhin 13 Chips mehr) und zudem eine deutlich aufwendigere und teuere Kühllösung, die laut Igor alleine bereits schon 155 US$ kostet. Tendenziell würde ich gar annehmen, dass NVs Marge bei der Karte gar etwas geringer ist, als noch bei der Titan RTX.

Nebenbei, weil von seahawk aufgegriffen: Micron fertig aktuell noch keine 2 GiB-BGAs seines schnellen GDDR6-Speichers, die dann korrekterweise als 16Gb-Module benannt werden, während 1 GiB-BGAs 8Gb-Chips sind. Die Produktion wird erst im nächsten Jahr anlaufen. Die neue Titan RTX und große Quadro RTX 6000 dagegen werden voraussichtlich etwas langsamere Bausteine verwenden und sich möglicherweise mit 16 bis 18Gbps zufrieden geben, was neben der Verfügbarkeit auch thermische Gründe hat, denn bereits bei der RTX 3090 entfallen bis zu 60 W alleine auf die BGAs.



Genau das war ja seit mehreren Jahren AMDs Problem, denn architektonisch konnte sie hier nicht mithalten. Entsprechend werden sie jetzt erst mal beweisen müssen, dass es ihnen gelungen ist, einigermaßen zu NV aufzuschließen und einfach wird das keinesfalls werden, denn NV hat mit dem Consumer-Ampere einen unerwartet großen Sprung gemacht. Man darf also gespannt sein, was Ende Oktober kommt. ...

Danke für die ausführliche Antwort.

Finde es auch spannend, wie man von den angenommen Daten und Leaks z.B. schon versuchen kann, auf die Leistung zu schließen, was hier für ein Leak vorliegt, wenn man z.B. Interface, wahrscheinliche Speichergeschwindigkeit/Klasse/Menge(Beispielsweise 16GB GDDR6 16 Gbps) zusammennimmt.

Werde mir gleich mal den Link reinziehen. Danke :daumen:

edit: Ui ... in München wurden die entwickelt ? Interessant.
Hätt ich nich gedacht.
" Micron's Graphics DRAM Design Center ".
Spannend.

" Micron was the only maker of GDDR5X, and now it is the sole producer of GDDR6X. "

Aha ? Interessant. Meine 1080Ti hatte doch GDDR5x.
Gutes Zeichen für die Highend Ampere, wenn da GDDR6x genutzt wird. :)

Ok ... bin mal weiterlesen. Later ! ;)
 
Zuletzt bearbeitet:
MCM bei BigNavi? Ja dann :lol:

Eher nicht, aber für RDNA3 sehr wahrscheinlich und AMD bleibt hier genaugenommen auch nicht viel anderes übrig, wenn sie am Ball bleiben wollen, denn von Hopper ist schon seit längerem bekannt, dass es voraussichtlich ein MCM-Design werden wird und bei Intel ist es schon lange bestätigt. Deren Xe-HPG wird gar noch vor RDNA3 erscheinen, voraussichtrlich im 2HJ21 (und hier kann man zudem davon ausgehen, dass die Tiles in TSMCs N6 gefertigt werden). Zudem bekannt ist hier, dass 4 Tile-Designs möglich sind. Ob es derartige mit Blick auf den Verbrauch und die Kosten auch im Consumer-Ethusiast-Segment geben können wird ist vorerst nicht so wahrscheinilch, aber ein 2 Tile-Design wird man mindestens annehmen dürfen.
 
Nö, ich finde es nur lustig Gerüchte manchmal wörtlich zu nehmen. Eine doppelte 5700XT mit 50% IPC Gain und 2,0GHZ+ müsste die 3090 schlagen. Realistisch ist das allerdings nicht.

Nach "Poor Volta" und dem "Fixer" aber verdient.
Es hat noch nie jemand von 50% IPC Gain gesprochen... nur von 50% besser Performance pro Watt ... das ist durchaus ein gewaltiger Unterschied!
 
War doch jeder einzelne ein Paperlaunch
Nope. Praktisch keiner war ein Paperlaunch. Zen, Zen+, Zen 2, 5700 Serie, 5500 Serie, 5600 Serie, war praktisch alles kurz nach dem Launch auch verfügbar. Man musste zumindest nicht erst 2 Monate warten so wie es von einigen hier für RDNA 2 vorhergesagt wird.

selbst die Meh-Vegakarten waren für die handvoll interessierten fast nicht verfügbar beim Launch. Custommodelle gab es erst Monate später, teilweise (Vega) sogar gar nicht.
Vega war beim Launch verfügbar, wenn auch nur begrenzt. Von Paperlaunch zu sprechen ist daher übertrieben. Ist aber eh über 3 Jahre her und damit nicht mehr wirklich relevant. Custom-Modelle sind in dem Kontext ebenso irrelevant.
 
Eher nicht, aber für RDNA3 sehr wahrscheinlich und AMD bleibt hier genaugenommen auch nicht viel anderes übrig, wenn sie am Ball bleiben wollen, denn von Hopper ist schon seit längerem bekannt, dass es voraussichtlich ein MCM-Design werden wird und bei Intel ist es schon lange bestätigt.
MCM ist für GPUs zumindest bei Grafik-Workloads ein massives Problem, für das es auch bisher keinerlei Lösung gibt. Die Kombination mehrere Chips (aka SLI) ist ja heute noch toter als vor 5 oder 10 Jahren.

Würde daher die Frage in den Raum stellen, ob MCM nicht erstmal in den HPC-Karten kommt, denn dort lässt es - wie auch bei CPUs - deutlich einfacher umsetzen.

Vega war beim Launch verfügbar, wenn auch nur begrenzt.
Gern ein kleiner Realitätscheck:
Jetzt aktualisiert: Die schlimmsten Befürchtungen in Sachen Verfügbarkeit haben sich im Falle der Radeon VII bewahrheitet. Auch in Deutschland gibt es zurzeit kaum Kontingente, sodass keine einzige Radeon VII für die empfohlenen 729 Euro erhältlich ist.
 
Ja.

Warum werden denn bei CPUs die IPC-Veränderungen immer nur pro Architektur kommuniziert und nicht wie du es hier beschreibst pro Chip?

Müsste doch jeder Chip mit unterschiedlicher Core-Konfiguration eine andere IPC haben, oder?

Natürlich. Mit jedem Kern weniger kann eine CPU bei gleichem Takt weniger Instruktionen pro Zeiteinheit abarbeiten. Das Ergebnis ist daher logisch und man vergleicht nur unterschiedliche Architekturen miteinander.
 
Gern ein kleiner Realitätscheck:


Es geht um Vega 56 und 64, du Held.
 
Natürlich. Mit jedem Kern weniger kann eine CPU bei gleichem Takt weniger Instruktionen pro Zeiteinheit abarbeiten. Das Ergebnis ist daher logisch und man vergleicht nur unterschiedliche Architekturen miteinander.
"Natürlich" - wieso nennt dann AMD nur einen IPC-Wert und nicht für jede Kern-Anzahl eine andere, wie du es behauptest?

Es geht um Vega 56 und 64, du Held.
Nö. Und ich muss es wissen, ich habe Vega ins Spiel gebracht :haha:
 
Es geht um Vega 56 und 64, du Held.

 
Was in meinen Augen mehr als gerechtfertigt ist, gemessen an dem, was AMD hinsichtlich GPU die letzten Jahre gezeigt hat.
Das gleiche hätte man vor dem Launch von Zen genauso tun können. Wie Adenauer schon sagte, was interessiert mich mein Geschwätz von gestern. AMD ist nicht mehr das AMD von vor 5 Jahren. Zen hat bewiesen, dass man Bulldozer hinter sich lassen konnte und zu Intel wieder konkurrenzfähig ist. Warum trauen das einige RDNA nicht zu? Die erste Generation war schon ordentlich, aber halt nur maximal mit Mainstream Design. Ich glaube das haben einige bis heute nicht kapiert, dass es AMD dabei gar nicht um das High-End Segment ging.

Ebenso könnte man deine Haltung hinterfragen, weshalb du RDNA2 derart positiv entgegenblickst.
Ich dachte eigentlich das hätte ich ausführlich erläutert. Okay, dann nochmal kurz zusammengefasst:
- bessere Fertigung als Ampere
- signifikante Fortschritte bezüglich Effizienz (nach bisherigen Eindrücken mehr als Ampere)
- doppelt oder mehr Transistorlogik im Vergleich zu Navi 10
- mehr TDP
- wichtige Neuerungen wie RT und VRS

Das alles sollte in mehr Performance und Effizienz resultieren. Und wenn man mal genau hinschaut, RDNA(1) war bezüglich Flächen- und Energieeffizienz schon konkurrenzfähig zu Turing. Was glaubst du passiert falls man sich in wesentlichen Bereichen mehr verbessern kann als die Konkurrenz und zudem auch wieder ein High-End Design im Portfolio hat? Dreimal darfst du raten. Wie gesagt, ich glaube nicht dass man an eine 3090 bezüglich Performance herankommt. Dafür ist diese zu hochgezüchtet. Aber das muss AMD auch nicht. Geld verdient wird mit den Karten darunter.
 


Danke. Er sollte erstmal lernen, richtige Links zu posten.
 
MCM ist für GPUs zumindest bei Grafik-Workloads ein massives Problem, für das es auch bisher keinerlei Lösung gibt. Die Kombination mehrere Chips (aka SLI) ist ja heute noch toter als vor 5 oder 10 Jahren.
Würde daher die Frage in den Raum stellen, ob MCM nicht erstmal in den HPC-Karten kommt, denn dort lässt es - wie auch bei CPUs - deutlich einfacher umsetzen.[...]

Bzgl. Compute Designs ist das zweifelsfrei etwas einfacher umzusetzen und hier ja ebenfalls schon im großen Stil im Kommen. Intel's Xe-HPC wird aus 16 Compute-Tites bestehen und Xe-HP demonstrierte man bereits mit 4 Tiles.
Mit Blick auf die Grafik hatte Intel jedoch schon im letzten Jahr durchblicken lassen, dass man an einer Lösung arbeitet und diese anscheinend auch mit Xe gefunden zu haben glaubt wobei der SW-Stack eine wesentliche Rolle spielt und nVidia und AMD werden nicht umsonst ebenfalls an entsprechenden Designs arbeiten.
Der Punkt ist, dass sie Leistungsanforderungen bei GPUs weiter steigen, die aber in ganz klare fertigungstechnische Limits laufen, sodass jetzt hier andere, aufwendigere Wege beschritten werden müssen, insbesondere, wenn es um Consumer-Produkte geht, die man natürlicherweise nicht zu nahe ans fertigungstechnische Limit bringen kann, weil man für Endkundenpreise jenseits der 2000 € nur noch geringe Stückzahlen absetzen kann, d. h. die Fertigung muss hier trotz weiterer Leistungssteigerungen (relativ gesehen) günstiger werden und das geht nicht mehr mit noch größeren, teueren Chips, zumal das (reguläre) Belichtungslimit bis inkl. 5nm bei rd. 860mm2 liegt. Intel wird voraussichtlich mit dem ersten MCM-Design im 2HJ21 im Consumer-Markt vorlegen und in 2022 werden AMD und nVidia folgen.

[...]Gutes Zeichen für die Highend Ampere, wenn da GDDR6x genutzt wird. :)

"Gutes Zeichen" ist relativ. ;-) Im Wesentlichen: Die Leistung der GPU wurde beträchtlich gesteigert und damit diese nicht ausgebremst wird, müssen die Daten zügig herangeschafft werden und daher benötigt NV hier schnelleren Speicher.
Hinzu kommt, dass sich NV bewusst nur für maximal ein 384 Bit-Interface entscheiden hat um bzgl. dem Speicherausbau seines Portfolios flexibler zu sein, d. h. die Interfacebreite beschränkt die Bandbreite, die größeren GPUs haben dennoch gewisse Mindestanforderungen, sodass bei den HighEnd-Modellen kein Weg an sehr schnellem Speicher vorbeiführte, sodass man die Kooperation mit Micron anging. Hätte Micron den schnelleren (Bald-)GDDR6X nicht zeitig bereitstellen können, hätte NV auf die 384 Bit verzichten und stattdessen mit einem breiteren SI aufwarten müssen.
 
Zuletzt bearbeitet:
Zurück