Also auf der dedizierten DDR4-Slide ist ausdrücklich von "16 Banks" die Rede, was mindestens 2 DS-Module pro Kanal erfordert. Ansonsten würde eine optionale Unterstützung für Registered-DIMMs auch gar seinen machen. Die braucht man schließlich, um mehr Module bei anhaltend guter Signalqualität nutzen zu können. Wenn "mehr" "gleich 1" wäre, wären normale DIMMs gar nicht möglich, wenn mit normalen min. 1 Modul pro Kanal möglich ist, braucht man registered entweder gar nicht - oder sollte damit (mindestens) zwei ermöglichen.
Du definierst "Modul" gerade als Speicherchip. also Single- Double-Rank usw.
Ich bezog mich aber bei Modul auf DIMM. Für nen Dual-Ranked Modul brauchst du noch kein Registered RAM. Vor allem nicht, wenn du nur ein DIMM pro Channel zulässt. Man eleminiert ja aber die Doppel-/Dreifachbestückung eines Channels mit DIMMs. Daher muss halt mehr auf einen einzelnen DIMM drauf, und da braucht man dann wieder Registered RAM.
Für die meisten wird das aber relativ unwichtig sein. Die registed werden wohl erst bei 64GB/DIMM losgehen, oder eventuell bei 32GB/DIMM. Maximal sollen ja aber glaub 256GB/DIMM möglich sein laut Spec, wenn ich mich recht erinnere. Da brauchste dann halt definitiv Registered RAM. Kurz um, so lang man nicht mehr RAM will, als man aktuell in ein SB-E System mit 8 DIMM-Slots packen kann, ohne R-DIMMs zu vernden, wird man es ziemlich sicher auch nicht bei DDR4 brauchen.
Hier gehts nicht um IB-E
Ist aber eine wichtige Info
Wobei abzuwarten bleibt, was das in der Praxis bedeutet. Bislang hat sich kein Hersteller getraut, CPUs mit teilweise deaktivierten Schnittstellen zu veröffentlichen. Ggf. spricht die Folie hier HS-E? im allgemeinen an, beträfe als auch -ES in einem B4 mit entsprechend anderen Schnittstellen.
What?
Ist doch bei jedem nicht Xeon/Opteron völlig normal. Die QPI/HT Links sind deaktiviert.
Bei SB-E ist PCI-E 3.0 deaktiviert
Bei jedwedem nicht Xeon ist ECC gestrichen, bei AMD geht das meist, nur machen die Boards das normal nicht mit...
Bei x79 ist der Chipsatz beschnitten
usw usw usw
Also da gibt es mehr als genug aktuelle Beispiele, wo man interfaces beschneidet oder deaktiviert.
Hast du in "deiner" News da eine Erklärung für? Der PCIe-Standard kennt keine unterschiedlichen Endgeräte und wenn ich 32 Lanes zu Grafikkartenslots führe, dann kann ich die auch zu vier verschiedenen führen. (es sei denn, die CPU beherrscht allgemein maximal 3 Endgeräte - was bei 40 Lanes noch schwachsinniger wäre)
Apriori gibt es diesen Unterschied nicht, da hast du Recht! PCI-E kennt nur "Root-Port", "Endpoint" und "Bridge" mehr gibt es nicht. Jedwedes PCI-E Produkt muss mindestens eines von den drei Möglichkeiten sein, wobei immer nur ein Modi gleichzeitig erlaubt ist....
Bei SB-E ist es halt so, dass der PCI-E Controller aus 5 8xPCI-E 3.0 Controllerteilen aufgebaut ist. Die feinste granularität ist also 8x. (Anmerkung: Eigentlich sollten es 4x sein, aber das geht wohl nicht sooo einfach, hatte mich da mal mit nem MB Hersteller unterhalten, der meine, dass das eigentlich 8x Controller-Granularität ist. Ist aber eigentlich! nur für MB-Hersteller wichtig, daher habe ich da dann auch nicht weiter nachgehackt, zumal er mir da dann auch nicht mehr wirklich weiterhelfen konnte
)
Ich vermute mal, das eben nicht alle "up to 40" Lanes auch wirklich für Endgeräte nutzbar sind. Eventuell fallen 8x einfach mal für TB weg.
Es kann genau so sein, dass Intel probleme hat die 5 8x Controller vernünftig zu betreiben, und dann um Transistoren zu sparen eben die Funktionalität einschränkt. Also eben auf 16x Controller geht teilweise.
Das wäre dann halt ziemlich sche... weil man dann mit Switches arbeiten müsste...
"Sinn" macht das aber nicht wirklich, man muss allerdings auch sehen, dass Intel einfach echt Probleme damit hat, die 40 PCI-E 3.0 Lanes auch wirklich ans laufen zu bekommen. Eventuell geht man also einfach einen Schritt zurück, um weniger Stress/Probleme zu haben. PCI-E 3.0 ist wirklich nicht einfach.... Intel äußert sich dazu wie gesagt aber auch NULL. Ich hab über mehrere Kontakte zu Intel bereits mal angefragt. Die Kontakte waren am Anfang immer ziemlich hilfsbereit, und das man das klären wird, und dann kam Tage/Wochen lang nichts, bis irgenwann dann das Feedback kam, das man dazu nichts sagen könnte... Es wird also wirklich jedwedes Statement abgelehnt. Weder in die Richtung "Ja da gibt es Probleme" noch in die Richtung "Nein, da ist nichts". Was das im Normalfall beudetet, kann sich jeder selbst überlegen...
Vermutlich die Folien selbst, es gibt jedenfalls Andeutungen zu jeder einzelne dieser Aussagen. Ob man in die aber immer gleich eine absolute Wahrheit interpretieren kann...
Würde ich dir normal auch absolut zustimmen, und auf die Folien nicht all zu viel geben, aber
- Die Folien sind extrem glaubwürdig und authentisch
- Die Folien beziehen sich auf Intel, die schon sehr sehr weit in die Zukunft sehr sehr gutes Material haben, und das schon seit Jahren
- Die Folien wurden von VR geleaked, und nicht irgend jemandem. Wenn man sich anschaut, wie gut die Qualität ihrer Leaks in den letzten Jahren war, kann man fast sicher davon ausgehen, dass es GENAU so kommt. Die haben Insiderwissen, sprich werden mit Infos/Folien gefüttert.
Sehr interessant finde ich, dasss Turbo Boost 2 an Bord ist. Mal sehen wie sich das bemerkbar macht.
Aber wie bitte soll man "1 Dimm per Channel, 4 Channels" verstehen? Ist das nicht Singlechannelbetrieb? Warum gibt man den Vorteil von Dualchannel/Tripelchannel/Quadchannel auf? Oder mißverstehe ich da was?
Und 20MB Cache ist auch schon en Hausnummer, aber was ist bitte Smart Cache?
Habe ich zwar schon versucht zu erklären, aber ich machs einfach nochmal...
Haswell-E wird wie SB-E und IB-E ein Quadchannel Interface haben. Bei DDR3 Kannst du aber die Channels mehrfach belegen, also bei SB-E und IB-E nicht nur 4 DIMM-Slots verbauen, sondern bis zu 8, halt jeden Channel doppelt belegen.
Bei den Serverboards/Xeons gibt es sogar ziemlich oft Dreifachbelegung, also z.B. 12 DIMMs/CPU. Mit Westmere-EX und einem Controller (?), war sogar 4fach Belegung jedes Channels möglich, also bis zu 16 DIMMs/CPU.
Bei Haswell-E sieht es da mit DDR-4 anders aus. DDR4 sieht keine Mehrfachbelegung eines Channels mehr vor.
Du hast also IMMER! genau 4 DIMM-Slots/CPU bei einem Quadchannel, und IMMER! Genau 2 DIMM-Slots/CPU bei einem DualChannel usw usw.
