Kommt doch sehr stark auf die Art der Verbindungen an, in Reihe schalten würde ja grds. funktionieren und quasi endlos skalierbar sein, würde halt die Latenznachteile maximieren.
Bei einer Reihenschaltung müssen alle Daten von den Chips in einer Hälfte zu Chips in der anderen durch den Chip in der Mitte. Das ist nicht unbegrenzt skalierbar, sondern wird noch lange vor Latenzproblemen ziemlich schnell daran scheitern, dass in der Mitte die Transferrate ausgeht. Natürlich kannst du dann noch weitere Chips elektrisch hinten an die Kette ranhängen, aber sie werden keine Mehrleistung mehr erbringen können.
Im erweiterten PC-Umfeld fällt mir ehrlich gesagt kein einziges Beispiel ein, bei dem eine reine Reihenschaltung auch nur mit drei gleichberechtigten Teilnehmern realisiert wurde. Nur Paare (Threadripper 1000, Quadfather & Dual-Opterons sowie alle Dual-Intel-Systeme seit Nehalem), bei denen aber nicht wirklich von einer "Reihe" die Rede sein kann und vereinzelt Parallelschaltungen wie Voodoo 5 6000 oder den ersten Quad-Xeon-Systeme mit bis zu vier Teilnehmern (abseits der Prozessoren, bei RAM, PCI, Parallel SCSI und Koaxial-Ethernet auch entsprechend mehr). Aber da hat eben jedes Gerät nur einen Link auf den Bus und über den kann im Wechsel jeder mit jedem sprechen. Niemand muss Daten eines anderen weiterleiten – und die Skalierbarkeit wird rasch durch die Signalqualität auf dem Bus begrenzt. (Ist jemand anwesend, der mal das theoretische Limit von 32 Geräten bei Koaxial-LAN auszureizen versucht hat?)
Systeme mit externen seriellen Links werden dagegen, soweit ich es überblicken kann, immer in einer auffächernden Baumstruktur mit zentralen Verteilern genutzt (z.B. PCI-E, Zen 2/3/4), oder in einem Netzwerk bei dem jeder Teilnehmer direkte Kontakte zu anderen Teinehmern unterhält (Xeons). Bei deren vier meist noch zu allen anderen, also mit drei Links je Teilnehmer, und auch 4-Wege-Systeme werden so gebaut, dass maximal zwei Hops zwischen beliebigen Endpunkten reichen – meist fügt man sogar schon einen vierten, bei den Opterons meiner Erinnerung nach sogar fünften Link für zusätzliche 1:1-Verbindungen hinzu. Alles andere wäre schlicht zu langsam.
(Anm.: Als Sonderform seien noch Ring-Schaltungen erwähnt. Die gibt es monolithisch auf einem Stück Silizium mit mutmaßlich bis zu 14 Teilnehmern – Intel spricht zwar von einem "Mesh" bei RPL, sieht aber nicht so aus – was einer Reihe von sieben Nodes je Richtung entspricht und durch Einfügen weiterer Mittelstücke zumindest solange erweiterbar wäre, bis einem das Silizium ausgeht. Allerdings ist das ganze eben on-die, der Ring verhindert die Datenhäufung an einer Zentralstelle und er erfordert umgekehrt einen bestimmten geometrischen, an die Zahl der Teilnehmer angepasten Aufbau. Dennoch hat sich auch Intel geweigert, mehr als zweimal sechs CPU-Kerne/-Cluster so aufzufädeln. Jeder, der sich schon mal mit Token-Ring-LAN beschäftigt hat, weiß auch wieso: Mit jedem weiteren Teilnehmer sinkt die Performance und steigen die Fehlerraten schneller an.)
Deswegen aktuellen GPU test nehmen dort sind dann auch meist ältere GPUS drin. Und diese haben dann die Selbe Szene wie im Aktuellen CPU Test.
Außer dem werden bei der PCGh für CPU und GPU test andere Szenen genommen die was andere testen.
Da das eine GPU und das andere CPU Test.
Zusätzlich zu berücksichtigen: Raffs GPU-Testplattformen sind in der Regel radikal übertaktet, vor allem auch beim RAM, während Dave letzteren gemäß CPU-Herstellern betreibt. Das kann massive Vorteile bei RAM-limitierten Spielen im GPU-Parcours mit sich bringen.
(CPU ist optimiert, und lässt sich daher mit dem Stock-13700K nicht wirklich vergleichen)
