War das nicht eher hinderlich für die Performance bevor die in den Prozessor gewandert sind? War doch beim Athlon XP schon so das die Controller integriert bessere Leistung gebracht haben, oder?
Der Athlon XP war AMDs letzte reine CPU mit allen Controllern extern, aber ja: Der Hauptvorteil des Athlon 64 gegenüber dem XP bestand im integrierten Speicher-Controller. Böse Zungen behaupten sogar, die Kerne wären ansonsten quasi identisch und "nur" auf 64-Bit aufgebohrt gewesen. (Was zwar technisch aufwendig ist, in Destkop-Anwendungen zu Lebzeiten der Athlon 64 aber keine Rolle spielte.)
Der Performance-Sprung war auf jeden Fall gewaltig und auch wenn Intel mit der Core-2-Sockel-775-FSB-Plattform noch einige Jahre bewiesen hat, dass man auch mit externen Controllern schnelle PCs bauen kann, machte auch hier der Core i noch einmal einen großen Sprung weil er höher integriert war.
(Funfact: Sehr frühe Gerüchte berichteten über eine Low-End-Core-i-Sockel mit externer Northbridge und tatsächlich hatten die Clarkdale-Core-i3 später tatsächlich einen getrennten I/O-Chip unter dem Heatspreader. Für die leistungsfähigen Modelle hat Intel aber offensichtlich einen großen Bogen um die Lösung gemacht und lieber vollintegrierte Designs gefertigt.)
Latenz: Zeitverzögerung; Kurze Leitung: Kurze Verzögerung; Lange Leitung: Lange Verzögerung. Es geht hier um Nanosekunden. Und das macht einen großen Unterschied, wie man an den Dies ohne MC auf den Threadripper-WX sehen kann.
Die reine Laufzeit an sich spielt bei den Entfernungen innerhalb eines Chips noch keine große Rolle. Aber die Signalqualität. Das heißt zum einen Unterschiede in der Laufzeit einzelner Signale, vor allem aber das Verhältnis aus Signal- und Rauschpegel. Ersterer wird mit zunehmender Leitungslänge (und insbesondere bei Übergängen von Chips zu PCB und zurück) deutlich schwächer, letzterer deutlich stärker. Ein Interface für große Entfernungen ist deswegen entweder stromhungriger, langsamer oder mit viel mehr latenzbringenden Fehlerkorrekturmechanismen respektive Sicherheitsreserven ausgestattet als ein Gegenstück innerhalb eines Chips.
Wenn überhaupt macht das meiner Meinung nach mit einem aktiven Interposer bzw. Bridge Chiplet Sinn, welches dann einen Switch, die MCs und das IO enthält, wie ich an anderer Stelle schon mehrfach gesagt habe. Das müsste dann mindestens einen 3.2 TBit/s Switch mitbringen (8x CPU Die per 100 GBit/s, 4x DDR5 Dual Channel per 100 GBit/s. 8x PCIe 4.0 x16/xGMI per 50 GBit/s), plus eventuell noch mehr. Um die Latenzen möglichst gering zu halten, und um das Bridge Chiplet/den Interposer möglichst klein zu halten könnte ich mir so ein Layout vorstellen:
Edit: Wenn sich die Form des Sockel ändert, und die der Dies, könnte man die Dies natürlich besser quadratischer machen, und die Anordnung noch sternförmiger.
Wenn man Bilder aus fremden Quellen übernimmt, sollte man diese zumindest nennen.
Wäre das nicht äußerst aufwenig?
Ich produziere also so viele CCX-Chiplets wie geht OK!
Für Ryzen brauche ich einen kleinen IOX
(Bei der größte des Designs wäre das wohl eher blödsinn, den Chip zu splitten.)
Für Epic/TR brauche ich einen großen IOX.
Für mich klingt nach zu vielen Nachteilen ggü dem aktuellen Design: jeder Chip zählt (und wird verkauft)
Es ist eine Kompromiss-Frage. Wenn der I/O-Chip nur wenige, simple Funktionen erfüllen muss, kann er in einem alten, billigen Fertigungsprozess hergestellt werden und braucht nur wenig Entwicklungsarbeit. Mehrere derartige Chips wären also nicht unbedingt teuer, da sehe ich eher Probleme beim Package und den Fertigungsstraßen. Umgekehrt sind kleinere Dies irgendwann pro Transistor kaum noch billiger als ein größerer. Man hat zwar bessere Yield-Raten, aber dafür auch mehr Verschnitt, mehr Handlingkosten und vor allem immer mehr Interconnects zwischen den ganzen Dies, deren Controller zusätzlich Platz fressen.
Was passiert denn, wenn dieser Interposer oder Controller Chip, Cache mitbringt?
Auf den Fotos sieht der der ein bischen groß aus für nur einen Speichercontroller mit PCIE Anbindungen.
Es gibt bislang keine Fotos, nur Vermutungen.
Und je komplexer der Chip ist, desto teurer wird er, desto größer ist die Gefahr eines Defektes und desto mehr Wärme entwickelt er. Intel hat beispielsweise schon vor über einem Jahrzehnt einen Forschungschip gezeigt, der den Cache auf einem zweiten Die auf der Rückseite trägt. High-End-x86-CPUs wären so aber kaum zu kühlen und ein derartiger Cache-Chip wäre fast so teuer, wie der eigentliche Prozessor selbst. Einen einfacher Interposer von der Größe eines Enthusiast-Prozessors, aber nur mit Datenleitungen versehen, sitzt dagegen auf jeder 400-Euro-Vega-Grafikkarte.
.
.
