AW: Intel Sandy Bridge im CPU-Test: Core i7-2600K, Core i5-2500K und Core i5-2400 auf dem Prüfstand
Jap, schon dämlich irgendwie. Die K-Serie ist ja eher für OCer gedacht, also auch für Leute mit zusätzlicher Graka - aber die IGP ist dann quasi nie "benutzbar" (und wenn nur für Multi-Monitor). Die immerhin 20% Chipfläche hätte man sich dort auch sparen können (oder Cache "reinlöten"*g*).
seh ich genauso
Bleibt die Frage ob es an der Anbindung/an den verfügbaren Lanes liegt (das die IGP wie eine Graka über PCIe angebunden ist), bzw was passiert wenn statt einer Graka zb. eine (oder mehrere) PCIe-SSD im System steckt. Schaltet die IGP dann grundsätzlich ab, oder nur bei einer zusätzlichen Graka?
Das ist eine wirklich gute Frage.
Was mir dabei aber auch sofort aufgefallen ist, ist folgendes:
Bild mit Überbreite
Keine Ahnung wie gut ihr euch mit Chipdesign auskennt, daher etwas auführlicher.
Bei den ganzen grauen Sachen kann man ja ganz einfach ein sign machen, das sieht man ja auf Anhieb eigentlich. Dabei fällt auf, das die Caches ziemlich von Hand gebaut (das sieht man an den klaren Strukturen) wurden und nicht mit Tools einfach die Logik auf den Chip geknallt (das sind die gräulichen Flächen ohne Struktur) wurden. Auch die CPU-Kerne sind zu einem doch recht großen Anteil echte custom designs in Handarbeit.
Schaut man sich dagegen die GPU an, dann sieht man die Caches (größeren/kleineren Balken) und wohl etwas Lokig für die Anbindung an die Caches (auf der rechten GPU-Seite neben dem Cache) und dann noch irgendwas links, wohl Rasterizierer oder whot ever. Ein Großteil ist aber einfach nur von Tools hingeklatscht worden. Grad die ganzen Shader etc sieht man rein überhaupt nicht. Zumindest ich für meinen Teil erkenn keine, falls einer welche sieht immer her damit
Sodele nu aber zu den interessanten Punkten die ich in Farbe gelassen hab.
Fällt euch was auf? Ja genau RICHTIG da ist NICHTS rein überhaupt gar NICHTS. Nicht ein Transistor nente, nada, nullinger rein gar nichts!
So baut man keinen Chip! Ihr seht das verdammt große Teile des Chips per Tool gebaut wurden, und Tool lassen NIE und NIMMER solche Areale frei. Jetzt gibts 2 möglichkeiten.
1. Da ist nichts und Intel hat für die Stellen bereits was vorgesehen z.B. PCI-E 3.0 (die Stelle neben dem Memory-Controller wäre dafür perfekt, PCI-E 3.0 hats aber erst sehr spät durch die Zertifizierung geschafft)
2. Da ist was und Intel zeigt es nicht, weil:
- irgendwas cooles da ist
- dort bereits die Sachen für PCI-E 3.0 hocken die dann mit Ivy kommen und man so den Leuten mehr Kohle abschöpfen kann
- dort PCI-E 3.0 oder ähnlichs hockt, aber nur zu Testzwecken und danach dann zerstört wird vor Auslieferung
Für PCI-E 3.0 spricht der Platz und die Tatsache, das es sehr genaue Strukturen sind, die dort wegfallen. Es ist euch eventuell nicht bekannt, aber in jeder CPU werden Designs für die nächste oder übernächste Generation getestet. Sowas wird allerdings mit den Tools auf dem DIE verteilt, so das man keine Chance hat die Sachen zu finden. Nach den TEsts haut man auf spezielle Pins etwas Saft, dafür vorgesehene Transistoren brennen durch und das Areal ist tot und kann nicht mehr angesprochen werden. (Vorher kannste die Zustände der Transistoren über Spezielle Schnitstellen Taktweise auslesen, dauert zwar aber funktioniert
)
Hier sind die Areale aber nicht versteckt, was auf ein custom Design hindeutet, was wie wir sehen, genau bei so Sachen wie CPU-Logik der Kerne, Caches UND eben I/O Memory-Controller verwendet wird.
Btw mir fällt grad spontan noch eine dritte Möglichkeit ein. DDR4 könnte hier getestet werden, dafür sprechen die kleinen Kästchen bei dem LLC. Hier brauch man ja eine Anbindung an selbige.
Auf jedenfall sehr sehr sehr verwunderlich, das Intel derart große DIE-Flächen frei/ungenutzt lässt. Sowas schlägt sich nämlich doch recht deutlich auf die Kosten nieder, davon abgesehen, das man uns doch wohl was recht weit fortgeschrittenes vorenthält mal ganz abgesehen.
und deren antwort
