AMD Zen 4: Gerüchte um bis zu 128 Kerne

PCGH-Redaktion

Kommentar-System
Teammitglied
Jetzt ist Ihre Meinung gefragt zu AMD Zen 4: Gerüchte um bis zu 128 Kerne

AMD soll bei Zen 4 neben den bisher 96 Kernen in der maximalen Ausbaustufe auch noch etwas mit 128 Kernen in der Hinterhand haben. Das soll dann, so der aktuelle Gerüchtestand, aber nicht Genoa sein, sondern ein Produkt darüber oder danach.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Thread zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

lastpost-right.png
Zurück zum Artikel: AMD Zen 4: Gerüchte um bis zu 128 Kerne
 
Was für ein schmarn ist das mit der Sicherheitsquote? Das sind 12 oder 16 Chiplets, es gibt genug vollständige 8 Core Chiplets, es muss kein 64 Kern Monolith gezogen werden...
 
Es wäre denkbar, dass AMD mit Zen4 zwei unterschiedliche Chiplets fertigt. Der 24-Kerner mit drei CCDs beim Ryzen scheint zumindest angeblich als ES zu existieren.
Letzten Endes hat AMD hier durchaus einen gewissen Druck, den Zen4 kommt erst spät im Jahr, Sapphire Rapids SP wird absehbar schon lange zuvor einen gewissen Druck aufbauen und die ARM-Konkurrenz möglicherweise gar noch einen größeren.

@hanfi104: Dass es mehr Kerne als 64 werden, kann man bei Genoa schon als gesichert annehmen. Die Frage ist, ob man hier bzgl. dem Leak zu weit vorgegriffen hat. 96 wären mit 8er-CCDs in 5nm vielleicht noch plausibel, 16 CCDs erscheinen dagegen schon problematisch und würden zum aktuellen Zeitpunkt wohl eher einen größeren CCD voraussetzen, der jedoch die Fertigungseffizienz mindern würde und hier ist unklar, ob sich AMD das jetzt schon leisten kann oder will.
Etwas wie 128-Kerne kommen dann vielleicht erst mit einem späteren Update in 2023+. Andererseits, AMD könnte schon zum Zen4/Genoa-Release durch bspw. ein Design wie den "Siryn" grundsätzlich unter Druck stehen, denn bereits dessen 2021-Vorgänger wird Zen3/Milan bereits übertreffen.
 
Mir ging es um diese Aussage, die ergibt bei Chiplets überhaupt keinen Sinn
Bei Intels Sapphire Rapids werden im Moment 56 oder bestenfalls 72 Kerne erwartet. Wie bei Intel könnte bei Zen 4 und 128 Kernen aber noch die Sicherheitsquote abgezogen werden. So werden bei Intel aus 80 möglichen Kernen maximal 72 nutzbare Kerne; aus 60 möglichen Kernen werden 56 nutzbare Kerne. Um die Ausbeute zu verbessern, werden direkt Kerne deaktiviert. Aus den 128 Kernen bei AMD könnten also noch etwas weniger tatsächlich nutzbare Einheiten werden.
AMD hat so wenig Ausschuss, dass sie nicht mal 4 Kerner Zen 3 anbieten und die 4 Kerner Zen 2 sind seit ewigkeiten nicht zu kaufen. Der Ausschuss der 4 Kerner ermöglichen würde geht wohl nahe Null.
Es spielt für AMD keine Rolle, ob man 1, 2, 4, 6, 8, 12 oder 16 gute Chiplets hernimmt
 
Die Sicherheitsquotentheorie ist völliger Unsinn beim Chipletansatz von AMD. Bei Intel, die zig Kerne auf nen Riesenchip (oder 4 davon...) packen ok aber wenn wir weiterhin 8-Kern Chiplets bei AMD sehen muss da nix abgeschaltet werden, die haben vollaktive CCDs genug für die Top-End Serverchips.

Einzige Chance wäre wenn AMD die Chiplets auf 16 kerne in 5 nm aufbläst und da vielleicht 2 deaktiviert. Das glaube ich aber (noch) nicht.
 
Mir ging es um diese Aussage, die ergibt bei Chiplets überhaupt keinen Sinn

AMD hat so wenig Ausschuss, dass sie nicht mal 4 Kerner Zen 3 anbieten und die 4 Kerner Zen 2 sind seit ewigkeiten nicht zu kaufen. Der Ausschuss der 4 Kerner ermöglichen würde geht wohl nahe Null.
Es spielt für AMD keine Rolle, ob man 1, 2, 4, 6, 8, 12 oder 16 gute Chiplets hernimmt
Wie viel Ausschuss sie hier haben ist unklar, absehbar wird das aber natürlicherweise wenig sein, denn beim 4-Kerner sind 50 % abgeschaltet. Würde das regulär nennenswert vorkommen, wäre der Yield sehr schlecht und dem widerspricht schon TSMC bzgl. den sporadisch mitgeteilten Werten zum N7. AMD mag die CPUs aber dennoch nicht, weil das für sie extrem teuer ist; eine Billig-CPU im teueren Chiplet/MCM-Design mit anteilig teuerem 7nm-Prozess.
Wenn es um die Verwertung von tatsächlich umfangreich defekten Dies geht, wird AMD das vermutlich schon alleine über bspw. den Epyc 7343 und 7313 vollständig umsetzen können, die nicht nur 4-Kern-CCDs verwenden, sondern auch noch relativ langsam takten, d. h. man kann annehmen, das bereits diese beiden Milan's ausreichen würden, um diesen "echten" Ausschuss sinnvoll zu verwerten und diese CPUs werden dennoch für 1000 - 1500 US$ verkauft. Da wird man vorerst ohne echten Druck wenig Lust haben diese CCDs billig zu verramschen und dafür auch noch in ein teueres Package stecken zu müssen. Zumal man für ein echtes Serienvolumen vielfach auch noch funktionierende Cores zwnagsweise abschalten müsste, was die Effizenz noch zusätzlich senken würde.
Beispielsweise Intel ist in dem Segment relativ gut aufgestellt und auf LGA1200 liegen die Retailpreise hier bei etwa 95 - 153 €, d. h. AMD muss den Preis für derartige CPUs entsprechend niedrig ansetzen. *)


*) Beispielsweise Intel fertig in dem Segment vermutlich mit Comet Lake erneut angepasste 4-Kern-Dies, die man für Rocket Lake noch einmal als Refresh neu aufgelegt hat, d. h. vergleichsweise wenig Chipfläche (etwa gerade mal so groß wie der IOD von Zen) bei hohem Yield und dann noch im kostengünstigen In-house-14nm-Prozess. Da wird die Marge für Intel zweifellos deutlich anders aussehen.

AMDs Problem ist hier, dass egal wie sie es machen, die kleinkernigen CPUs für sie relativ teuer sind. Das Chiplet-Design ist hier generell teuer, aber auch bei der monolithischen APU hat man ein vergleichbares Problem, da man auch hier nur ein einziges 8-Kern-Die hat, d. h. man müsste typischerweise viel zwangsabschalten, was man ebenso zu vermeiden suchen wird, also kommen entsprechende Produkte erst recht spät, da man hier lange teildefekte Dies sammelt, weil man natürlich nicht unnötig funktionierende CCDs runterstrippen und quasi verramschen möchte (und wie schon erklärt ist es im Falle des Epyc in Abhängigkeit der Packaging-Kosten auch vermutlich für AMD lukrativer diese CCDs als Epyc anstatt als Volks-Ryzen zu verkaufen; das lässt sich relativ leicht überschlagen; da der Verkaufspreis hier relativ geseheen deutlich höher liegt, verdient AMD trotz dem nochmals komplexeren Packaging und dem deutlich größeren sIOD an den Epyc's dennoch deutlich mehr).
 
Die Sicherheitsquotentheorie ist völliger Unsinn beim Chipletansatz von AMD. Bei Intel, die zig Kerne auf nen Riesenchip (oder 4 davon...) packen ok aber wenn wir weiterhin 8-Kern Chiplets bei AMD sehen muss da nix abgeschaltet werden, die haben vollaktive CCDs genug für die Top-End Serverchips.

Einzige Chance wäre wenn AMD die Chiplets auf 16 kerne in 5 nm aufbläst und da vielleicht 2 deaktiviert. Das glaube ich aber (noch) nicht.

16 8-Kern-CCDs wären ein recht anspruchsvolles Package. Ich hätte bislang zwar auch eher auf eine Beibehaltung der Stückelung getippt, aber wenn man keine komplett neuen Techniken ähnlich EMIB einplant, wären Dual-CCX-CCDs mindestens genaus wahrscheinlich. Also acht 16-Kerner als Maximalausbau, was eine deutliche Annäherung an Intels 16er oder 20er Chips wäre. Dass das ganze nicht unter Genoa läuft ist aber ein deutlicher Hinweis darauf, dass wir bislang nicht von Teildeaktivierungen gesprochen haben. Wahrscheinlich arbeitet AMD bislang an einem Package mit sechs 16er CCDs und weil die Adressierungsfähigkeiten sowieso in 2er Potenzen daher kommen, könnten diese Chips halt von der Architektur her auch acht Kollegen zusammenarbeiten (bzw.: mit 16 zwecks Dual-Sockel). Aber ein MCM und IOD dafür stand wohl zunächst nicht auf der Roadmap.

Spannend wird, was das alles für den Desktop bedeutet. Ich glaube nicht, dass der Markt 2024 schon weit genug ist, um 16-Kerner unterhalb der Oberklasse anzubieten und die volumenträchtige Mittelklasse mit zu 50 Prozent deaktivierten Chips zu bedienen wäre wirtschaftlich bedenklich (wenn die Yields nicht ohne katastrophal sind). AMD müsste also komplett getrennte Chips (Monolithen?) aufliegen; die ganzen Server-Leaks hätten nur noch wenig Aussagekraft darüber, was uns erwartet.
 
Zuletzt bearbeitet:
Spannend wird, was das alles für den Desktop bedeutet. Ich glaube nicht, dass der Markt 2024 schon weit genug ist, um 16-Kerner unterhalb der Oberklasse anzubieten und die volumenträchtige Mittelklasse mit zu 50 Prozent deaktivierten Chips zu bedienen wäre wirtschaftlicher bedenklich (wenn die Yields nicht ohne katastrophal sind). AMD müsste also komplett getrennte Chips (Monolithen?) aufliegen; die ganzen Server-Leaks hätten nur noch wenig Aussagekraft darüber, was uns erwartet.
Ich glaube TR werden mit maximal 64 Kernen kommen. Und der Mainstreamsockel wird erstmal noch bei 16 Kernen bleiben.
 
Für 8-Kerner muß AMD dann ja nicht auf ein MCM zurückgreifen, dafür kann man auch ausschließlich die APUs hernehmen.
Die MCMs könnten dann bei 12-Kernern anfangen, also 2 deaktivierte Kerne pro CCX.
 
Die Frage ist, ob man hier bzgl. dem Leak zu weit vorgegriffen hat. 96 wären mit 8er-CCDs in 5nm vielleicht noch plausibel, 16 CCDs erscheinen dagegen schon problematisch und würden zum aktuellen Zeitpunkt wohl eher einen größeren CCD voraussetzen, der jedoch die Fertigungseffizienz mindern würde und hier ist unklar, ob sich AMD das jetzt schon leisten kann oder will.
Welchen Interconnect solle man für ein 16-Kern-CCD verwenden? Landet man dann wieder bei Zen 1?
 
"In Servern ist das Thema natürlich recht spannend, in der Hinsicht auf Systeme mit mehreren CPUs pro Mainboard, wo sich das schnell bemerkbar."....ist, sich bemerkbar macht, what ever...Journalisten sind wohl nicht am Werk bei solchen Artikeln...???
Und NEIN ich werde mich für meine Pedanterie NICHT entschuldigen, hab ich doch 20 Jahre im Verlagswesen als Lektor gearbeitet und finde solche "Ausssetzer" mehr als peinlich...
 
128 Kerne? Kann ich bei mir Epyc oder evtl. beim ganz großen Threadripper vorstellen. Wenn ich da an unseren Data Warehouse Server denke. Da laufen 64 Kerne bzw. 128 Threads mehrere Stunden nachts auf 100% beim Bauen des Cubes...da wären 128 Kerne bzw. 256 Threads durchaus angebracht um die Lade- und Verarbeitungszeiten zu reduzieren...
 
Zurück