Was bringt mir das denn,wenn ich dieses Tool verwende und was meinst du denn mit Datentypen?Es hängt davon ab, welche Datentypen du verwendest.
Der Benchmark hier verwendet nur Integer. File-Upload.net - LoopPerformance.7z
Was bringt mir das denn,wenn ich dieses Tool verwende und was meinst du denn mit Datentypen?Es hängt davon ab, welche Datentypen du verwendest.
Der Benchmark hier verwendet nur Integer. File-Upload.net - LoopPerformance.7z
Na einfach ein Benchmark, mit dem du die Leistung vergleichen kannst, wie bei jedem anderen Benchmark auch.
Es wird die Berechnung von Integeroperationen in normalen Schleifen gemessen. Keine extra Parallelisierung drin, also Singlethread. Code ist dabei.
Datentyp – Wikipedia
Verwechselt oder verschrieben?
Er verdreht halt gerne Tatsachen. Und das wir alle blöd sind denkt er auch.Der liebe Pu244 hat das falsch ausgedrückt oder er vesteht es nicht richtig, was er meint und das ist richtig das AMD meistens allen CPUs der gleichen Serie immer den vollen Level3 zur Verfügung stellt und diesen nicht künstlich wie Intel beschneidet, ihm scheint dabei nich wirklich aufgefallen zu sein, das die Level 3 Cache Größen z.B. beim Ryzen 1 für 8 Kerne ausgelegt waren, aber du bekommst halt den gleich großen Level 3 Cache ausgehend von eionem R7 1700 auch beim R5 1600 oder R5 1500X (4c/8t).
Das war auch schon beim Phenom so, das es CPUs mit 2 und 3 Kernen gab, die den vollen Level 3 des 4 Kerner bekommen haben.
Er will das eigentlich Positive, ins Negative verzerren.Nichts davon
AMD Phenom II X2 550 BE 6MB L3
AMD Phenom II X3 720 BE 6MB L3
AMD Phenom II X4 955 BE 6MB L3
AMD Phenom II X6 1100T BE 6MB L3
Das war gemeint und das zieht sich bei AMD durch.
Nichts davon
AMD Phenom II X2 550 BE 6MB L3
AMD Phenom II X3 720 BE 6MB L3
AMD Phenom II X4 955 BE 6MB L3
AMD Phenom II X6 1100T BE 6MB L3
Das war gemeint und das zieht sich bei AMD durch.
[...] [L3-Cache] AMD sieht das anders, schon beim Phenom I wurde der L3 Cache nicht vergrößert, das haben sie bis heute durchgezogen. [...]
Es gibt zwei von Intel veröffentlichten Sätze: BMI (hier bezeichnet als BMI1) und BMI2; sie waren beide mit der eingeführten Haswell Mikroarchitektur. Weitere zwei Sätze von AMD veröffentlicht wurden: ABMS ( Erweiterte Bit Manipulation , das ist auch eine Teilmenge von SSE4a umgesetzt von Intel im Rahmen von SSE4.2 und BMI1) und TBM ( Bit Manipulation Nachgestellte , eine Erweiterung mit eingeführt Piledriver -basierten Prozessoren eine Erweiterung BMI1, fiel dann aber wieder in Zen -basierten Prozessoren). "
https://de.wikipedia.org/wiki/X86-Prozessor#Register schrieb:Register
AX/EAX/RAX: Akkumulator
BX/EBX/RBX: Basis
CX/ECX/RCX: Zähler [Counter]
DX/EDX/RDX: Daten/Allzweck
SI/ESI/RSI: Quellindex (Zeichenketten)
DI/EDI/RDI: Zielindex (Zeichenketten)
SP/ESP/RSP: Stapelzeiger
BP/EBP/RBP: Stapelsegment (Anfangsadresse)
IP/EIP/RIP: Befehlszeiger
Processor register - WikipediaWas auch immer Allzweck Register heisen mag.
https://de.wikipedia.org/wiki/Register_(Prozessor) schrieb:Frei verwendbare Register
In modernen RISC-CPUs, so PowerPC oder Sun SPARC, heißen die Datenregister allgemeine oder frei verwendbare Register (englisch GPR für General Purpose Register), da sie sich als Daten- oder als Adressregister einsetzen lassen. Der Motorola 68000 verfügt in ähnlicher Weise über acht gleichwertige Datenregister.
Die 32-Bit-Prozessoren der Intel-x86-Familie entstammen einer CISC-Architektur und besitzen daher weitgehend die Eigenschaften ihrer 8- und 16-Bit-Vorgängergenerationen. So besitzen sie nur vier allgemeine Register, die auch noch mit den Namen aus jener Zeit bezeichnet werden (Akkumulator, Basisregister, Zählregister, Datenregister). Auch kann ein Prozessorkern nach wie vor gewisse Operationen nicht auf allen Registern durchführen (z. B. können Divisionen nur im Akkumulator stattfinden).
Spielt für die normale Programmierung keine Rolle.
Die normalen 32 Bit - Berechnungen nutzen die Register EAX, EBX usw.
x86 - Wikipedia
Anhang anzeigen 1096883
Processor register - Wikipedia
https://en.wikipedia.org/wiki/Advanced_Vector_Extensions schrieb:AVX uses sixteen YMM registers to perform a Single Instruction on Multiple pieces of Data (see SIMD). Each YMM register can hold and do simultaneous operations (math) on:
eight 32-bit single-precision floating point numbers
or
four 64-bit double-precision floating point numbers
Ist er denn fühlbar schneller als ein 3300X?Zum Zocken reicht auch ein Sechskerner .... Ich hab hier einen Zweitrechner mit Linux drauf und Ryzen 3600+Vega64 ... rockt ganz gut um damit auf dem 1440p Display mit Steam und Proton zu zocken.
Also ich habe mal nachgesehen und konnte es nix finden was dazu passen wird.Ich habe nochmal google bedient und habe das dann gefunden:
"
Bit Manipulation Befehlssätze ( BMI - Sets ) sind Erweiterungen der x86 - Befehlssatzarchitektur für Mikroprozessoren von Intel und AMD . Der Zweck dieser Befehlssätze ist die Geschwindigkeit zu verbessern Bit - Manipulation . Alle Anweisungen in dieser Sätze sind nicht SIMD und arbeiten nur auf Allzweck- Register .
Es gibt zwei von Intel veröffentlichten Sätze: BMI (hier bezeichnet als BMI1) und BMI2; sie waren beide mit der eingeführten Haswell Mikroarchitektur. Weitere zwei Sätze von AMD veröffentlicht wurden: ABMS ( Erweiterte Bit Manipulation , das ist auch eine Teilmenge von SSE4a umgesetzt von Intel im Rahmen von SSE4.2 und BMI1) und TBM ( Bit Manipulation Nachgestellte , eine Erweiterung mit eingeführt Piledriver -basierten Prozessoren eine Erweiterung BMI1, fiel dann aber wieder in Zen -basierten Prozessoren). "
Was auch immer Allzweck Register heisen mag.Und was heißt das das auch BMI wie auch ABMS ein Teil von SSE4 ist? Oder habe ich was missverstanden?
The FFT water in 11.40 ran four FFTs in four tasks on up to four cores at once. GREAT multi-core distribution. Each FFT took a while.
Here’s the problem: what if you have an i5 with only 4 cores? In 11.50 we need threading time to do background paging of textures, background analysis of texture res – this is all NEW work to make the paging system work and it’s all multi-core. What we found was that users with only four cores didn’t have enough cores to load DSFs in the background rapidly _and_ keep paging _and_ launch all four FFTs and get everything that had to be done “per frame” done in time. We ran out of _multicore_ time on low-core-count machines.
So I changed the FFT to do all four FFTs on a _single_ core – less multicore! But the FFTs do all four FFTs in parallel using SSE.
Ist er denn fühlbar schneller als ein 3300X?
edit:
+10% IPC Wie definiert denn Intel aktuell den Akronym? Früher war das instructions per cycle. Und heute? Per core, beim Turbotakt oder wie? (fremdschäm)
Mit PCIe 4.0 oder nicht? Das ist die relevante Frage und das hindert mich am Kauf des Sockel 1200. Wenn ich mir heute einen Zehnkerner mit 5,2GHz kaufen würde, bliebe der wieder viele Jahre im Rechner und dann wird PCIe 4.0 relevant. Prinzipiell halte ich einen nativen Achtkerner für kene Spiele CPUs auch für den heute sinnvollsten Kompromiss. Aber das nimmt man immer einen Ryzen 7-3700X, alles andere wäre Geldverbraten. Und denke ich dann an eionen Ryzen 7-4700X hat Intel rein gar nichts mehr gegenzusetzen.Jetzt ist Ihre Meinung gefragt zu Rocket Lake-S: Angeblich mit über 5 GHz, 10 Prozent mehr IPC - aber hoher TDP
Ist er denn fühlbar schneller als ein 3300X?
(...)
Bei uns genau so... Mega traurig... Intel gibt unendlich viel für Lobby aus.... Es ist bei uns auf der Arbeit nicht möglich einen AMD Server zu kaufen...