Rocket Lake-S: Angeblich mit über 5 GHz, 10 Prozent mehr IPC - aber hoher TDP

Na einfach ein Benchmark, mit dem du die Leistung vergleichen kannst, wie bei jedem anderen Benchmark auch.
Es wird die Berechnung von Integeroperationen in normalen Schleifen gemessen. Keine extra Parallelisierung drin, also Singlethread. Code ist dabei.

Datentyp – Wikipedia
 
Na einfach ein Benchmark, mit dem du die Leistung vergleichen kannst, wie bei jedem anderen Benchmark auch.
Es wird die Berechnung von Integeroperationen in normalen Schleifen gemessen. Keine extra Parallelisierung drin, also Singlethread. Code ist dabei.

Datentyp – Wikipedia


Also ich habe mal nachgesehen und konnte es nix finden was dazu passen wird.Ich habe nochmal google bedient und habe das dann gefunden:

"
Bit Manipulation Befehlssätze ( BMI - Sets ) sind Erweiterungen der x86 - Befehlssatzarchitektur für Mikroprozessoren von Intel und AMD . Der Zweck dieser Befehlssätze ist die Geschwindigkeit zu verbessern Bit - Manipulation . Alle Anweisungen in dieser Sätze sind nicht SIMD und arbeiten nur auf Allzweck- Register .

Es gibt zwei von Intel veröffentlichten Sätze: BMI (hier bezeichnet als BMI1) und BMI2; sie waren beide mit der eingeführten Haswell Mikroarchitektur. Weitere zwei Sätze von AMD veröffentlicht wurden: ABMS ( Erweiterte Bit Manipulation , das ist auch eine Teilmenge von SSE4a umgesetzt von Intel im Rahmen von SSE4.2 und BMI1) und TBM ( Bit Manipulation Nachgestellte , eine Erweiterung mit eingeführt Piledriver -basierten Prozessoren eine Erweiterung BMI1, fiel dann aber wieder in Zen -basierten Prozessoren). "

Was auch immer Allzweck Register heisen mag.Und was heißt das das auch BMI wie auch ABMS ein Teil von SSE4 ist? Oder habe ich was missverstanden?
 
Der liebe Pu244 hat das falsch ausgedrückt oder er vesteht es nicht richtig, was er meint und das ist richtig das AMD meistens allen CPUs der gleichen Serie immer den vollen Level3 zur Verfügung stellt und diesen nicht künstlich wie Intel beschneidet, ihm scheint dabei nich wirklich aufgefallen zu sein, das die Level 3 Cache Größen z.B. beim Ryzen 1 für 8 Kerne ausgelegt waren, aber du bekommst halt den gleich großen Level 3 Cache ausgehend von eionem R7 1700 auch beim R5 1600 oder R5 1500X (4c/8t).
Das war auch schon beim Phenom so, das es CPUs mit 2 und 3 Kernen gab, die den vollen Level 3 des 4 Kerner bekommen haben.
Er verdreht halt gerne Tatsachen. Und das wir alle blöd sind denkt er auch. :ugly:
Nichts davon

AMD Phenom II X2 550 BE 6MB L3
AMD Phenom II X3 720 BE 6MB L3
AMD Phenom II X4 955 BE 6MB L3
AMD Phenom II X6 1100T BE 6MB L3

Das war gemeint und das zieht sich bei AMD durch.
Er will das eigentlich Positive, ins Negative verzerren.
 
Nichts davon

AMD Phenom II X2 550 BE 6MB L3
AMD Phenom II X3 720 BE 6MB L3
AMD Phenom II X4 955 BE 6MB L3
AMD Phenom II X6 1100T BE 6MB L3

Das war gemeint und das zieht sich bei AMD durch.

Diese Beispiele passen aber nicht zu deiner ursprüngliche Aussage:

[...] [L3-Cache] AMD sieht das anders, schon beim Phenom I wurde der L3 Cache nicht vergrößert, das haben sie bis heute durchgezogen. [...]

Da scheibst du "von Phenom I bis heute" und "L3 nicht vergrößert" ... daher ja das Unverständnis und wie du bereits an den von mir gelisteten Beispielen sehen konntest, hat AMD in den vergangenen Jahren massiv am L3 rumgeschraubt, von einem "nicht vergrößert" kann also nicht die Rede sein, weder absolut noch relativ betrachtet.
Die einzige Alternative, auf die ich gerade komme: Meintest du etwa, dass AMD innerhalb einer bestehenden CPU-Serie nichts am Cache ändert? Wenn ja, dann geht das aber aus deiner ursprünglichen Formulierung nicht wirklich hervor. ;-)
Aber auch das kommt nicht ganz hin, siehe den AMD Phenom II X4 840 komplett ohne L3 und bspw. bei Zen2 den Ryzen 9 3900X sowie die beiden Modelle Ryzen 3 3300X und 3100. Bei erstgenannter Zen2-CPU belässt man es beim insgesamt verfügbaren L3 auf dem Die (und somit bei 5,33 MB/Core), bei den beiden letztgenannten hat man möglicherweise ein komplettes CCX deaktiviert (und damit auch zwangsweise den halben L3), sodass nur noch 16 MB verbleiben, also 4 MB/Core.
Darüber hinaus schiebt AMD den L3 bei Epyc auch hin und her. Hier finden sich Varianten mit 4 MB/Core, 5,33 MB/Core, 8 MB/Core und 16 MB/Core. Beispielsweise der 7262 verwendet tatsächlich CCX'e mit jeweils nur einem aktiven Kern.

Es ist möglich, dass AMD in ihrem Zen2-Design überhaupt keine Teildeaktivierung von Cache-Slices vorsieht, die es dort möglicherweise nicht einmal in der Form gibt, sodass nur die Variante der Deaktivierung eines kompletten CCX bleibt, entweder, weil man es produkttechnisch braucht oder weil der betreffende L3 Defekte aufweist.
 
Zuletzt bearbeitet:
Es gibt zwei von Intel veröffentlichten Sätze: BMI (hier bezeichnet als BMI1) und BMI2; sie waren beide mit der eingeführten Haswell Mikroarchitektur. Weitere zwei Sätze von AMD veröffentlicht wurden: ABMS ( Erweiterte Bit Manipulation , das ist auch eine Teilmenge von SSE4a umgesetzt von Intel im Rahmen von SSE4.2 und BMI1) und TBM ( Bit Manipulation Nachgestellte , eine Erweiterung mit eingeführt Piledriver -basierten Prozessoren eine Erweiterung BMI1, fiel dann aber wieder in Zen -basierten Prozessoren). "

Spielt für die normale Programmierung keine Rolle.

Die normalen 32 Bit - Berechnungen nutzen die Register EAX, EBX usw.
x86 - Wikipedia
https://de.wikipedia.org/wiki/X86-Prozessor#Register schrieb:
Register
AX/EAX/RAX: Akkumulator
BX/EBX/RBX: Basis
CX/ECX/RCX: Zähler [Counter]
DX/EDX/RDX: Daten/Allzweck
SI/ESI/RSI: Quellindex (Zeichenketten)
DI/EDI/RDI: Zielindex (Zeichenketten)
SP/ESP/RSP: Stapelzeiger
BP/EBP/RBP: Stapelsegment (Anfangsadresse)
IP/EIP/RIP: Befehlszeiger
Registers.png
Bei 64 Bit wurden die Register als RAX etc. erweitert, die älteren Register bilden aber weiterhin eine Teilmenge, wie das Schaubild zeigt.


Was auch immer Allzweck Register heisen mag.
Processor register - Wikipedia
https://de.wikipedia.org/wiki/Register_(Prozessor) schrieb:
Frei verwendbare Register
In modernen RISC-CPUs, so PowerPC oder Sun SPARC, heißen die Datenregister allgemeine oder frei verwendbare Register (englisch GPR für General Purpose Register), da sie sich als Daten- oder als Adressregister einsetzen lassen. Der Motorola 68000 verfügt in ähnlicher Weise über acht gleichwertige Datenregister.

Die 32-Bit-Prozessoren der Intel-x86-Familie entstammen einer CISC-Architektur und besitzen daher weitgehend die Eigenschaften ihrer 8- und 16-Bit-Vorgängergenerationen. So besitzen sie nur vier allgemeine Register, die auch noch mit den Namen aus jener Zeit bezeichnet werden (Akkumulator, Basisregister, Zählregister, Datenregister). Auch kann ein Prozessorkern nach wie vor gewisse Operationen nicht auf allen Registern durchführen (z. B. können Divisionen nur im Akkumulator stattfinden).
 
Zuletzt bearbeitet:
Spielt für die normale Programmierung keine Rolle.

Die normalen 32 Bit - Berechnungen nutzen die Register EAX, EBX usw.
x86 - Wikipedia

Anhang anzeigen 1096883



Processor register - Wikipedia

Ah ok also nur ein Kern verstehe.Das erklärt auch warum die Leistung so massiv eingebrochen gewesen war.Wäre es auf allen Kernen gewesen,dann würde die Leistung nicht so stark einbrechen.Für diese Workflow sind es dann am ende der Takt entscheidend.Die anderen Instuktionen wie MMX un SSE einheiten basieren auf Integer.Das heißt dieser Teil profitiere ich wohl am wenigsten. Oder kann man beim H264 umwandlung mehr rechnen als nur die Instuktions Beschleuniger?
 
XMM, YMM, ZMM sind die AVX-Register.
Die muss man in der Programmierung aktiv nutzen. Sonst werden die nicht verwendet. Also der Programmierer muss da von selbst tätig werden und das so programmieren.

Die AVX-Register sind für Gleitkomma:
https://en.wikipedia.org/wiki/Advanced_Vector_Extensions schrieb:
AVX uses sixteen YMM registers to perform a Single Instruction on Multiple pieces of Data (see SIMD). Each YMM register can hold and do simultaneous operations (math) on:

eight 32-bit single-precision floating point numbers
or
four 64-bit double-precision floating point numbers


Die 80-Bit Floatingpoint Register (extended) sind auf dem Schaubild in türkis mit ST. Dort scheint dann noch ein Unterregister für 64-bit Floatingpoint (double) als Teilregister enthalten zu sein.
 
Zuletzt bearbeitet:
Zum Zocken reicht auch ein Sechskerner ;) .... Ich hab hier einen Zweitrechner mit Linux drauf und Ryzen 3600+Vega64 ... rockt ganz gut um damit auf dem 1440p Display mit Steam und Proton zu zocken.
Ist er denn fühlbar schneller als ein 3300X? ;)

edit:
+10% IPC :D Wie definiert denn Intel aktuell den Akronym? Früher war das instructions per cycle. Und heute? Per core, beim Turbotakt oder wie? (fremdschäm)
 
Zuletzt bearbeitet:
Also ich habe mal nachgesehen und konnte es nix finden was dazu passen wird.Ich habe nochmal google bedient und habe das dann gefunden:

"
Bit Manipulation Befehlssätze ( BMI - Sets ) sind Erweiterungen der x86 - Befehlssatzarchitektur für Mikroprozessoren von Intel und AMD . Der Zweck dieser Befehlssätze ist die Geschwindigkeit zu verbessern Bit - Manipulation . Alle Anweisungen in dieser Sätze sind nicht SIMD und arbeiten nur auf Allzweck- Register .

Es gibt zwei von Intel veröffentlichten Sätze: BMI (hier bezeichnet als BMI1) und BMI2; sie waren beide mit der eingeführten Haswell Mikroarchitektur. Weitere zwei Sätze von AMD veröffentlicht wurden: ABMS ( Erweiterte Bit Manipulation , das ist auch eine Teilmenge von SSE4a umgesetzt von Intel im Rahmen von SSE4.2 und BMI1) und TBM ( Bit Manipulation Nachgestellte , eine Erweiterung mit eingeführt Piledriver -basierten Prozessoren eine Erweiterung BMI1, fiel dann aber wieder in Zen -basierten Prozessoren). "

Was auch immer Allzweck Register heisen mag.Und was heißt das das auch BMI wie auch ABMS ein Teil von SSE4 ist? Oder habe ich was missverstanden?

Bspw. haben die SSE (bzw. SIMD) -Befehlssätze noch einen anderen großen Vorteil: Sie können einigen, in Zeiten von Multithreading möglicherweise etwas "kernschwachen" CPUs ein wenig auf die Sprünge helfen.

Ben Supnik, einer der Entwickler des Flugsimulators X-Plane, beschreibt das in seinem Entwickler-Blog etwas genauer:

The FFT water in 11.40 ran four FFTs in four tasks on up to four cores at once. GREAT multi-core distribution. Each FFT took a while.
Here’s the problem: what if you have an i5 with only 4 cores? In 11.50 we need threading time to do background paging of textures, background analysis of texture res – this is all NEW work to make the paging system work and it’s all multi-core. What we found was that users with only four cores didn’t have enough cores to load DSFs in the background rapidly _and_ keep paging _and_ launch all four FFTs and get everything that had to be done “per frame” done in time. We ran out of _multicore_ time on low-core-count machines.
So I changed the FFT to do all four FFTs on a _single_ core – less multicore! But the FFTs do all four FFTs in parallel using SSE.

Und da recht häufig darauf zurückgegriffen wird, sollte sich kein X-Plane-User über die doch recht heftig gestiegenen CPU-Temps beim Spielen wundern. ;)
 
Ist er denn fühlbar schneller als ein 3300X? ;)

edit:
+10% IPC :D Wie definiert denn Intel aktuell den Akronym? Früher war das instructions per cycle. Und heute? Per core, beim Turbotakt oder wie? (fremdschäm)

Also jeder Hersteller nimmt da wahrscheinlich seine eigene Testsoftware, auf der dann die höchstmögliche Steigerung bei gleichem fest fixierten Takt erreicht wird.
Man darf also davon ausgehen, dass die IPC bei Taktgleichheit die maximale Leistungssteigerung zum Vorgänger angibt, im Schnitt dürfte man aber wohl zumindest grob die Hälfte in Spielen und Anwendungen erwarten dürfen.
Mit weiteren kleinen Taktsteigerungen versuch tman so dann noch ein paar Prozent mehr herauszukitzeln, um dann auch auf dem papier eine höhere Leistung darzustellen.
Also wenn +10% IPC angegeben werden, hat man später im Schnitt auch die 10% an Mehrleistung.
Bei solchen kleinen Sprüngen kann man natürlich ruhigen Gewisens mindestens 2 Generation überspringen, das merkt man gar nicht.
Man sagt ja imemr, frühestens ab 40-50% Mehrleistung wird ein Wechsel interessant, alles darunter ist im Normalfalls Geldverschwendung und schadet noch mehr der Umwelt und den Menschen.
Ich habe gerade die Serie The Widdow gesehen, da spielt letzteres Thema eine Nebenrolle, wie Rohstoffe und Menschen für unsere technischen Geräte ausgebeutet werden, die wir fast grundlos alle 2 Jahre einfach so austauschen.
Sich da allgemein ein wenig mehr zusammenzureißen und überall im Alltag an Kleinigkeiten zu denken udn hier und da etwas beizutragen, damit wir nicht in Müll ersticken, kann also nicht schaden.
 
Ich will das ganze mal nicht so negativ angehen, wie viele Andere hier(Nur weil Intel drauf steht).

Man will ja genau so fair sein, wie bei AMD News. Wenn es wirklich 10% IPC gibt und die 8 Kerne, ausgegangen von den 5,3GHz beim 10900k, noch höher takten, sagen wir mal 5,5GHz. Dann wären das sicher sehr gute 8 Kern CPUs, ab Werk mit 3200MHz Ram und PCIe4.0.

Das reicht locker um am 10900k in Spielen vorbei zu kommen.

Was ZEN 3 derweil macht bleibt abzuwarten.

Ja, ich spreche gerade nur vom Gaming. Da das nunmal mein Blickwinkel ist und jeder einen anderen hat. Natürlich arbeite ich auch mit einem PC. Das ist aber ein ganz anderer ;)
 
Jetzt ist Ihre Meinung gefragt zu Rocket Lake-S: Angeblich mit über 5 GHz, 10 Prozent mehr IPC - aber hoher TDP
Mit PCIe 4.0 oder nicht? Das ist die relevante Frage und das hindert mich am Kauf des Sockel 1200. Wenn ich mir heute einen Zehnkerner mit 5,2GHz kaufen würde, bliebe der wieder viele Jahre im Rechner und dann wird PCIe 4.0 relevant. Prinzipiell halte ich einen nativen Achtkerner für kene Spiele CPUs auch für den heute sinnvollsten Kompromiss. Aber das nimmt man immer einen Ryzen 7-3700X, alles andere wäre Geldverbraten. Und denke ich dann an eionen Ryzen 7-4700X hat Intel rein gar nichts mehr gegenzusetzen.
 
Ist er denn fühlbar schneller als ein 3300X? ;)
(...)

Für Anwendungen wie zippen, Video encoden, Programmieren, Rendern etc. sicher.
Bei Spielen kommt es auf das Spiel an ... 4Kerne 8Threads gehen so gerade noch. die Vier Kern i5 mit nur vier threads haben mittlerweile heute oft echte Probleme gute Frametimes zu halten. Oder brechen allgemein auch mal bei den Average FPS weg. Death Stranding skaliert z.b. extrem von 4 bis 24 Kerne. Da merkt man das durchaus.
 
Zurück