[...] Der GPU-Core wird wohl eher limitieren als der Speicher. Irgendwo wird ein Punkt erreicht sein, da bringt dir mehr Speicherbandbreite nicht mehr FPS, weil der Core einfach am Ende seiner Leistung arbeitet und da kann der Speicher schnell sein wie er will.
Das eine bedingt das andere. Sind die SPs zu schnell und liefert das Speicherinterface zu wenig Daten, müssen die SPs Wartezyklen einlegen und drehen Däumchen. Ist das Speicherinterface überproportional schnell, dann verpufft die Mehrbandbreite ungenutzt, da die SPs über ihr maximales Limit nicht hinauswachsen können. Was konkret die beste Kombination zwischen Chipgröße und dessen Taktung sowie der notwendigen Speicherbandbreite ist, wird größtenteils architekturabhängig und ebenso auch Workload-abhängig sein, d. h. man müsste konkrete Kartenmodelle im Detail ausmessen.
Und die Bandbreitenanforderungen nehmen offensichtlich zu, was nicht verwundern sollte, denn bei bspw. nVidia werden mittlerweile die SPs (grob "Rasterizer"), die Tensor Cores und die RT Cores parallel zur Bildgenerierung genutzt und alle Einheiten benötigen zum Teil eigenen Ressourcen, d. h. immer mehr Speicherbandbreite wird benötigt, damit diese EInheiten gut ausgelastet werden können (bis das thermische Limit des GPU/Kartendesigns deckelt). nVidia hätte entweder ein sehr breites Interface benötigt, bspw. bis zu maximal 512 Bit und dann hätten sie mit Std-GDDR6 arbeiten können, jedoch hätte ihnen das keinen Möglichkeit geboten sinnvoll mehr als 16 GiB bei einer hohen Bandbreite anzubieten. Also entschied man sich hier für den anderen Weg mit einem kleineren, aber dafür granularer aufteilbarem Interface/Speicherausbau, musste dafür aber deutlich schnelleren Speicher verwenden, da man auf die Bandbreite für die Performance der HighEnd-Modelle offensichtlich nicht verzichten konnte.
In einer ähnlichen Art zeichnet sich das gerade bei AMD ab, wenn es so eintreffen wird. Ein sehr breites Interface wird teuerer (in der GPU und auch auf dem PCB) und so spart AMD hier beim SI und versucht den Bandbreitenverlust mittels des InfinityCache zu kompensieren, denn da sich die Karten in einem ähnlich hohen Leistungsbereich wiederfinden sollen wie Ampere, werden auch die auf eine hohe Bandbreite angewiesen sein (umso mehr, da jetzt noch Raytracing hinzu kommt), d. h. man opfert Wafer-Flache (übergroßer L2) für Einsparungsmöglichkeiten bei den Controllern/dem PHY in der GPU und für ein etwas einfacheres PCB-Layout.
HBM dürfte bei AMD nach wie vor weiterhin sehr unwahrscheinlich sein, da es für sie gar noch teuerer wird als für nVidia, weil sie die deutlich kleineren Umsätze haben und damit wird ein so aufwändiges Design schnell unwirtschaftlich. Darüber hinaus scheint sich der große Schlagabtausch voraussichtlich unterhalb der 1000 € abzuspielen, d. h. da bleibt nicht viel Gelegenheit für Quersubventionierungen.
Darüber hinaus dürfte gar HBM2e noch unwahrscheinlicher sein, denn der war offensichtlich selbst für den (G)A100 nicht attraktiv. (Hier begnügt man sich mit gerade mal 2,4 Gbps.)
Aber am Ende heißen Wahrscheinlichkeiten > 0 nicht, dass etwas nicht eintreten kann. Wer weiß ... in ein paar Wochen werden wir mehr wissen.
