AW: Plattform für Ryzen 3000: Das bieten und können X570-Mainboards
Eine Information braucht eine Nachkorrektur.
Anstatt bei 3733Mhz auf einen 2:1-Teiler zu wechseln, wie AMDs Folie darstellt, wird das schon bei 3600Mhz gemacht:
AMD Robert Hallock schrieb:
By default: memory, fabric, and memory controller are tied at 1:1:1 ratio. This is true up to DDR4-3600 (1800MHz for all). When you go to 3601+, the IF snaps to 1800MHz, and then DRAM:IMC go 2:1 ratio at whatever mclk you have. You can also go back to 1:1 if you want to try it.
Robert Hallock auf Twitter: "By default: memory, fabric, and memory controller are tied at 1:1:1 ratio. This is true up to DDR4-3600 (1800MHz for all). When you go to 3601+, the IF snaps to 1800MHz, and then DRAM:IMC go 2:1 ratio at whatever mclk you have. You can also go back to 1:1 if you want to try it.… https://t.co/NGGmP6oPia"
Und aus AMDs Reviewer-Guide:
By default: memory clock (mclk), memory controller clock (uclk), and Infinity Fabric clock (fclk) are fixed in a 1:1:1 ratio until DDR4-3600.
Example: DDR4-3200 conveys a 1600MHz memory clock, 1600MHz Infinity Fabric Clock, and 1600MHz memory controller clock.
Crossing any speed above DDR4-3600 will automatically enable 2:1 mclk:uclk mode.
Fabric Clock will be automatically configured to 1800MHz in 2:1 mode.
Example: DDR4-4400 conveys a 2200MHz memory clock, 1800MHz Infinity Fabric clock, and 1100MHz memory controller clock.
Users may optionally override the automatic 2:1 mode to maintain a 1:1:1 ratio but will likely find an upper limit as they approach DDR4-3800. This will vary from part to part.
Enabling 2:1 mode crosses clock domain boundaries, imparting a DRAM latency penalty of approximately 9ns that may be overcome with additional memory clocks, higher CPU frequencies, or sub-timing adjustments.
The Infinity Fabric clock (fclk) always remains freely adjustable in 33MHz steps.
AMD Ryzen 9 3900X and Ryzen 7 3700X CPU Review - Overclockers
Tests von Hardwareluxx zeigen auch das 3600 Mhz-Ram viel niedrigere Latenzen aufweist, als 3733, also tatsächlich springt das Verhältnis auf 2:1 nach 3600:
AMDs Ryzen 7 3700X und Ryzen 9 3900X im Test - Hardwareluxx
[...]
Ich hab die ganze Zeit überlegt, jetzt versteh ich aber deine Äußerung von gestern bzgl. IMC des X570 (aber was sind "Halo-Boards"?). Könnte man damit nicht ein "Pseudo-Quad-Channel" basteln? Wie hoch ist die Bandbreite zwischen X570 und CPU? Vielleicht wenigstens ein Pseudo-Tripple-Channel?
Und zumindest theoretisch könnte man also tatsächlich eine Art "Cache" dort anbinden? Warum macht AMD nicht irgendwas interessantes damit? Einen SODIMM-Steckplatz für einen IO-Cache da anzubauen dürfte dann ja wirklich nicht so aufwendig sein - es ist ja (bis auf einen Sockel) - wie du selbst ja auch sagtest - tatsächlich schon alles da.
Nein, so etwas könnte man nicht basteln.
Der IMC benötigt direkte Leitungen zum Speicher, um das Ganze steuern zu können, vom x570 führen natürlich keine Leitungen zum Speicher.
Allgemein stößt man überall bei der Überlegung an ein Limit.
Man nehme an, es würde doch ein Hersteller beide IMCs vom I/O-Die und X570 an den Speicher anbinden, wie soll dann die Kommunikation zur CPU funktionieren?
Denn, um echte Leistung herauszukitzeln, bräuchte man auch eine direkte Verbindung zu den CPU-Chiplets, wofür es aber dann auch keinen Platz und die nötigen Pins auf dem AM4-Sockel gibt.
Nehmen wir mal man könnte sogar über die PCIe4-Anbindung kommunizieren, dass wären 8GB/s bei den 4-Lanes und die Latenz wäre schrecklich.
Also wie man es auch wendet, es passt nicht.
Und allgemein sind Sonderlösungen immer mit Fertigungskosten verbunden.
Kleine Spielereien lohnen sich nicht, wenn es das Ganze komplexer macht und nur wenig Vorteile in der Praxis verschafft.