News AMD Zen 7: Ryzen mit 32 CPU-Kernen und tonnenweise Cache?

[RyzA]

Je nachdem wann du ihn dir Holst, auf Zen 6 steige ich frühestens um wenn Zen 7 da ist, weil ich ja eh im Moment erstmal genug Leistung habe.

Ich bin da auch nicht unter Zeitdruck. Noch reicht mit die Leistung meiner CPU vollkommen aus.

 

[Thomas5010]

Mir reichen 12 Kerne pro CCD vollkommen. Ich werde mir den Zen 6 - 12 Kerner holen. Aber wahrscheinlich ohne 3D Cache weil mir das sonst zu teuer wird.

Dito. Die nächste CPU wird ein 12 Kerner auf einem CCD. 8 Kerne werden heute schon sehr gut ausgelastet und es gibt Tendenzen bei denen 12 Kerne in Spielen noch etwas besser laufen.

Bei Spielen gilt im Moment, 6 Kerne geht so, 8-Kerne sind State oft the art, und 12 Kerne werden heute schon vereinzelt gebraucht.

Ich werde dann natürlich warten.

 

[rum]

Siehe https://extreme.pcgameshardware.de/...er-der-naechsten-generation-erst-2030.668204/ bzw die News dazu. Wenn die Gerüchte stimmen, bleibt AMD nichts anderes über, da DDR6 erst sehr viel später kommt.

Danke. Hatte wenig Zeit in letzter Zeit
Aber ja, ich erinnere mich dunkel, .. da war ja was mit dem DDR6 ..

 

[RyzA]

Dito. Die nächste CPU wird ein 12 Kerner auf einem CCD. 8 Kerne werden heute schon sehr gut ausgelastet und es gibt Tendenzen bei denen 12 Kerne in Spielen noch etwas besser laufen.

Bei Spielen gilt im Moment, 6 Kerne geht so, 8-Kerne sind State oft the art, und 12 Kerne werden heute schon vereinzelt gebraucht.

Ich werde dann natürlich warten.

Noch reicht mir mein Sechskerner bei den meisten Dingen die ich so mache. Aber ich will irgendwann vielleicht beim spielen auch noch streamen und dann ist ein Zwölfkerner nicht verkehrt (wobei man das auch mit der Grafikkarte machen kann).

 

[Prozessorarchitektur]

Das die Taktraten so steigen steht ziemlich sicher da tsmc sagt 30% Energie =spannung ergeben grob 15% Takt das mal 2 und einmal zwischen 56 und 40 % weniger spannung = +18 -20% mehr Takt bei a16.
Daher kommen die 8,3 bis 9,5ghz dazwischen nehme ich an
zen6 hat sicher 6,7ghz möglich sind 6,9ghz
Das aber ist stark davon abhängig was amd als n2 nimmt n2x oder n2p
Das Argument der energiedichte zieht nicht da amd die shrink von n2 nicht übernimmt grob 40% und die n3 dichte Steigerung liegt bei 30%

 

[Thomas5010]

Solch hohe Taktraten glaube ich auch nicht. Immer kleinere fläche zum Kühlen und immer höhere Taktraten und das führt dann zu immer höheren Temperaturen. Und man kann es immer schlechter abkühlen. Das führt am Ende dazu daß es auch welche abrauchen kann.

Immer undervolten. Es gab zu viele Probleme mit den Cache CPUs und den Intel Raptor Lakes. Mal kommen die Probleme von Intel / AMD und dann wieder von den Mainboard Herstellern.

Power Limits begrenzen, Spannung runter. Die heutigen CPUs sind nicht mehr für 10 oder mehr Jahre gebaut. Das gilt auch für die GPUs.

 

[purzelpaule]

Ich bin gespannt wie der Grenznutzen noch aussieht wenn man statt den 64MB (Extra-)Cache da mehrere Hundert MB reinklatscht. Klar wird es Szenarien geben wo das irre gut ist und natürlich ist mehr Cache auf längere Sicht immer gut - aber den großen Aha-Effekt wie bei Ersteinfübrung des 3D Caches wo Spiele teilweise mit +20 oder +30% Performance reagierten wird es eher nicht mehr geben.

AMD bleibt also bei Chiplets und setzt auf Cache bei Zen7. Intel bleibt bei Tiles und setzt mutmaßlich auf Kernanzahl bei Novalake.

Besonders geil, weil die Strategien noch vor nicht allzu langer Zeit genau andersrum waren als Intel L4 Cache an seine Broadwells dranhing und AMD mit Bulli und spätestens Zen1 dann mit mehr (als 4) Kernen im Mainstream Boden gut machen wollte.

Wird interessant würd ich sagen.

Kann bis heut nicht verstehen, warum Intel nicht am Broadwell-Modell festhielt. Die waren mega langlebig und in späteren Jahren in einigen Spielen schneller als Haswell.

 

[Incredible Alk]

Kann bis heut nicht verstehen, warum Intel nicht am Broadwell-Modell festhielt. Die waren mega langlebig und in späteren Jahren in einigen Spielen schneller als Haswell.

Hauptsächlich, weil die (für Cache) sehr hohen Latenzen eines extra Cache-Chips auf dem CPU-Substrat den Vorteil nach und nach als alles rundherum schneller wurde ziemlich aufgefressen haben bis zu dem Punkt wo es unwirtschaftlich wird.

Viel Cache ist cool, der muss aber auch sehr schnell und breit angebunden sein und das geht nicht mit heute nötigen Geschwindigkeiten wenn da noch ein PCB und Leitungen zwischen Cache und CPU sind. Früher (tm) war der SRAM auch neben der CPU (siehe Pentium III und so) - bis das zu langsam wurde und mans integrieren musste. Das ist immer noch das gleiche Problem und die Lösung ist immer noch "der Cache muss näher ran" - deswegen gibts ja jetzt die Lösungen beispielsweise mit 3DCache (=minimal mögliche Leitungslänge).

 

[BxBender]

klingt gut, bis dahin normalisieren sich hoffentlich die Speicherlieferschwierigkeiten, udn es gibt genug Leistung beim Upgrade bestehender X3D Systeme, vielelicht auch irgendein neues Feature, was man dann wieder für 10 Jahre sicher irgendwann mal brauchen kann?

 

[PCGH_Torsten]

Ach herje, ich weiß schon warum ich mit CCD und CCX immer durcheinander komme. Aber das Zen 1 ein Monolith war, hat sich bei mir gar nicht eingebrannt.

Ich müsste erst nachgucken, ob AMD die Epyc damals schon als "Chiplet" bezeichnet hat und so die Verwirrung erklären könnte. Aber mit Kernen, Caches und Controllern auf einem Stück Silizium waren es funktionale Monolithen und die Kombination von deren vier auf einem Package bei den Servervarianten unterschied sich nur in der Anzahl von früheren Dual-Chip-Opterons. Elektrisch betrachtet handelte es sich nur um "unechte" (AMD-Jargon), "zusammengeklebte" (Intel-Replik) Multicores, die genauso wie ein Vier-Sockel-System arbeiteten, aber halt alle Pins dicht an dicht und ein gemeinsames Package hatten.

Die funktionale Differenzierung, für die sich "Chiplet" in der Breite durchgesetzt hat, kam erst mit Zen 2*: Ein spezialisierter Chip für I/O und einer für Computer & Caches werden auf einem PCB vereinigt, um den Prozessor zu bilden. Aber AMD ist bei der Begriffsverwendung bekanntermaßen flexibel; wird nach Vorbild von MI 350 & Co und wohl auch bei der deutlich andere Eigenschaften bringenen Kombination von kleineren Einheiten auf Silizium-Interposern weiterhin von "Chiplets" sprechen, obwohl Intel dafür schon "Tiles" geprägt hat.

*: "Erst mit Zen 2 zu AMD" heißt das. Intels Clarkdale sah natürlich schon 2011 genau so aus und die Aufbaulogik unterscheidet sich sowieso nur durch Platzierung der Sockeltrennung von alten Northbridge-Plattformen, aber vor AMD hat halt niemand den Begriff "Chiplet" dafür erfunden.

Kann bis heut nicht verstehen, warum Intel nicht am Broadwell-Modell festhielt. Die waren mega langlebig und in späteren Jahren in einigen Spielen schneller als Haswell.

Kosten. Broadwell S war, nicht nur für Endkunden, unverhältnismäßig teuer und schlichtweg eine Notlösung, weil Intels 14-nm-Prozess damals so schlecht taktbar war, dass man anders überhaupt nicht an den Haswell-Vorgängern vorbeigekommen wäre. Auch so war die Leistung alles andere als berauschend und als zwei Monate später Skylake die Alibi-"Generation" schon wieder abgelöst hat, hat niemand mehr nach Broadwell gefragt. Ihren "guten" Ruf haben die Teile erst Jahre später erhalten, als sie immer wieder in IPC-Vergleiche aufgenommen wurden, denn nur in diesen schneidet Broadwell gut ab.

Ich hatte eine Zeit lang trotzdem gehofft, dass Intel die Technik mit "Kaby Lake X" nochmal ausgräbt, denn der Crystalwell-Zusatzchip wurde im Mobile-Bereich 1:1 bei Skylake (und zuvor schon bei Haswell) eingesetzt. Den hätte Intel jederzeit in den Sockel 1151 zurückholen können und damit Anfang 2017 einen ziemlich harten Konter gegen Ryzen gehabt. Aber stattdessen kam unter diesem Codenamen dann was ganz anderes, unbrauchbares und seitdem hat Intel DRAM-Cache on package nur bei SPR-HBM angeboten, den aber leider ausschließlich im HPC-Segment verkauft. (Meiner Meinung nach erneut eine verpasste Chance. 64 GiB CPU-interner Speicher hätten Ryzen 7950X und Threadripper Pro 7000 eigentlich derart nass machen müssen, dass niemand mehr nach dem, mutmaßlich fünfstelligen, Preis einer Halo-Kleinserie gefragt hätte.)

 

[peru3232]

Hauptsächlich, weil die (für Cache) sehr hohen Latenzen eines extra Cache-Chips auf dem CPU-Substrat den Vorteil nach und nach als alles rundherum schneller wurde ziemlich aufgefressen haben bis zu dem Punkt wo es unwirtschaftlich wird.

völlig richtig - der weitere Ansatz wird eher in die Richtung laufen die X3D Cache Chips weiter zu verkleinern und dafür mehrere übereinander zu stapeln - je kürzer der Weg durch kleinere Fläche, desto niedriger die nötigen Latenzen. Doch das hängt selbstverständlich vorwiegend am Kosten-/Nutzenfaktor. Ebenso eine ähnliche Umsetzung auf L2-Ebene

Kosten. Broadwell S war, nicht nur für Endkunden, unverhältnismäßig teuer und schlichtweg eine Notlösung, weil Intels 14-nm-Prozess damals so schlecht taktbar war, dass man anders überhaupt nicht an den Haswell-Vorgängern vorbeigekommen wäre. Auch so war die Leistung alles andere als berauschend und als zwei Monate später Skylake die Alibi-"Generation" schon wieder abgelöst hat, hat niemand mehr nach Broadwell gefragt. Ihren "guten" Ruf haben die Teile erst Jahre später erhalten, als sie immer wieder in IPC-Vergleiche aufgenommen wurden, denn nur in diesen schneidet Broadwell gut ab.

Jepp - wobei für 2 Szenarien war Broadwell wirklich toll: 1) Im Niedriglastbereich und damit einhergehend auch in der wohl letzten für Endanwender tollen Xeon-Reihe: die X5 v4er - die zudem noch auf den X99er Boards liefen. Meinen 2696v4 hatte ich wirklich geliebt Der Maximaltakt war natürlich noch stark begrenzt und Allcore niedrig (für heutige Verhältnisse) - aber er ließ sich auch in der Workstation mit geringem Aufwand noch praktisch lautlos kühlen...

 

[xorkru]

Ich nutze aktuell

AMD Ryzen 7 7800X3D mit Asus TUF RTX 4070 TI Super

Da ich überwiegend Elder Scrolls Online spiele, hab ich hier null Handlungsbedarf. Vermutlich ist mein PC für das Game schon etwas overpowered. Vielleicht kaufe ich einen neuen PC wenn AMD neue Prozessoren bringt, aktuell bin ich aber zufrieden. Vielen Dank

Und dennoch krieg ich bei meinem Firmen-Notebook mit i5-1335U (10 Kerne!) die Krise, weil das Teil sich anfühlt als wäre es ein Singlecore.
Booten, Programme starten, selbst Tab im Browser öffen dauert alles ewig. Von der Vorschau im Explorer oder gar PDFs öffen müssen wir gar nicht anfangen. Das System ist einfach nicht reaktionsfreudig, macht kein Spaß damit zu arbeiten.
Dabei ist das Teil nichmal leise.

Einfach die IT kontaktieren. Ich arbeite auch im Homeoffice mir einem HP Client, ganz normales Teil, Störungen liegen hier 99% an der Infrastruktur. Da muss man eben die IT bemühen

Mit dem PC hat das meist nichts zu tun. Eventuell Bios Einstellungen oder Windows. Bei Homeoffice muss das normal die IT klären.

 

[Homerclon]

Sollte das IO Die nicht eigene Effizienzkerne erhalten, damit AMD da auch endlich mal im Leerlauf einigermaßen Effizient ist und nicht Strom braucht, als gäbe es kein Morgen mehr?

Liegt die hohe Idle-Leistungsaufnahme nicht daran, weil der IOD keine Energiespar-Funktionen integriert hat? Also der läuft sowohl im Idle als auch unter Hochlast quasi unverändert.
Ich bin mir sicher, das es zumindest beim IOD von Zen 2+3 so gewesen ist, der als Notlösung ja auch als X570 IOH verkauft wurde. Das war so ein Hitzkopf, das die Boardhersteller fast durchgängig aktive Kühlungen verbauten, bis später ein Shrink - von 14nm zu 12nm (afaik nur ein optimierter 14nm); beides Globalfoundries - erschien, dann verschwanden die aktiven Kühlungen bei den Boards.

Mir wollte zwar ein Verkäufer Wasserkühlung andrehen für einen ähnlichen Preis aber besser wird eine kompakte auch nicht sein.

Kommt auf das jeweilige Modell an. Es gibt WaKüs die sind nicht besser als ein Top-Luftkühler, und für manche davon werden höhere Preise aufgerufen als für die LuKüs. Ich meine auch nicht die mit 120er / 140er Radiator - die ihre Stärke in sehr kompakten Gehäusen ausspielen, wo man keine Tower-Kühler unterbringen kann -, sondern Modelle mit 240er und größer.

Es gibt aber auch WaKüs die im Preisbereich der teureren LuKüs unterwegs sind, und dennoch eine bessere Kühlleistung bieten, und wenige davon können sich trotzdem zu den besten AiO-WaKüs zählen.

[...] – ein klarer Rückschritt gegenüber den erwarteten 12er CCX bei Zen 6.

Oh stimmt, daran hatte ich dabei gar nicht gedacht.

 

[Rollora]

Das die Taktraten so steigen steht ziemlich sicher

NEIN EBEN NICHT.
Warum verbreitest du so einen Unsinn?
Nochmal, schau dir an was TSMC schon in der Vergangenheit so gesagt hat (von N7 auf N5 etwa) und schau ob sich das so entwickelt hat...

Daher kommen die 8,3 bis 9,5ghz dazwischen nehme ich an

NEIN

zen6 hat sicher 6,7ghz möglich sind 6,9ghz

NEIN

Das aber ist stark davon abhängig was amd als n2 nimmt n2x oder n2p

NEIN, es ist vor allem davon abhängig ob man die Architektur überhaupt mal auf solche Taktraten ausrichtet

Das Argument der energiedichte zieht nicht da amd die shrink von n2 nicht übernimmt grob 40% und die n3 dichte Steigerung liegt bei 30%

Das weißt du woher?
Und schon wieder nimmst du BIS ZU Angaben und glaubst sie trifft auf alles und in jedem Fall zu

 

[Bärenmarke]

Warum verbreitest du so einen Unsinn?

Weil er das immer tut
Mich wundert es, dass wir in seiner Rechnung noch nicht bei 20 Ghz angekommen sind...

 

[latiose88]

er will wohl die Menschen Triggern,das hat er ja gut hin gekriegt. Wenn er wenigstens schreibt wie er genau drauf kommt.Woher weis er das es 15 % pro Shrink ist,kann ja auch weit weniger sein.Das ist das erste.Und dann die Frage woher weis er wie viel Strom einsparung.Und vorallem weis er scheinbar schon im voraus wie gut die Ausbeute sein wird,noch bevor es selbst AMD es weis.

 

[Homerclon]

Er bezieht sich auf die Angaben von TSMC, die zu jedem Fertigungsprozess eine Einschätzung geben, um wie viel besser ein Chip identischer Architektur damit besser wäre. Bezogen auf Leistung, bei gleicher Leistungsaufnahme, oder Reduzierung der Leistungsaufnahme bei gleicher Leistung.

Bsp:

The TSMC 2nm (N2) technology has received multiple NTOs.

The N2P technology provides a 5% performance uplift, while maintaining the same design rules as N2, and could account for the majority of N2 adoptions. N2P delivers an 18% speed improvement at the same power, a 36% power reduction at the same speed, 1.2 times logic density, and 1.15 times chip density over N3E.

N2X consists of two elements: the ultra-high performance standard cell and a high-speed device, that provide a combined (5% each) 10% speed boost. The high-speed device is selectively inserted into critical paths, maximizing performance with minimum power overhead.

https://www.tsmc.com/english/dedicatedFoundry/technology/platform_HPC_tech_advancedTech

Wie man hier sieht, gibt TSMC - auf ihrer Website zumindest - aber auch nicht wirklich offen an, auf was sich der Vergleich bezieht.
Mal heißt es +5% Leistung, dann wieder +18% Leistung.
Man kann jetzt nur vermuten, das sich die +5% auf N2 bezieht, und die +18% auf N3.

 

[latiose88]

Hm ja so viel ist das ja nicht. Also wenn dann sind das rund 20 % mehr Leistung. Wie auch immer die Zustande kommen . Da es ja selbe stromverbauch heißt wird da nicht mehr viel an Takt frei wo nach oben geht. Man weiß ja das der Takt auch Strom braucht. AMD könnte dies auch aufteilen. Dann wäre es aber nur 10 % IPC und 10 % mehr allcore Takt auf allen Kernen und würde dann bei gleichen stromverbauch raus kommen. AMD könnte auch den Stromverbrauch erhöhen in dem man auf eine tdp von 200 anstatt 170 setzt. Dann würde der Sockel ganz ausgereizt sein. Dann wäre auch Takt und IPC zusammen drinnen. Ist die Frage ob die Temperaturen wenn man Tdp von 170 auf 200 setzt auch steigen und wenn ja um wie viel Grad dann. Aber AMD braucht ja auch noch was für Zen 7 also wird man da sich zurück halten,sonst würde AMD ihr Pulver verschießen ,das will keiner von uns . Es bleibt spannend auch wenn noch nix klar ist .

 

[DevPandi]

du bist nun schon so lange hier und verstehst immer noch nicht die Zusammenhänge zwischen BIS ZU Angaben bei der Fertigung und was am Ende rauskommt

Syfyn ist immer gut dabei, irgend etwas zu verbreiten und sehr viel zu erzählen, wenn der Tag lang ist. Mich triggern seine Beiträge hier genauso wie auf anderen Plattformen immer wieder. Da solltest du dich entspannen.

zen6 hat sicher 6,7ghz möglich sind 6,9ghz

Und das leitest du genau woraus ab? Es gibt da nämlich an der Stelle ein paar kleine Probleme, die hier auch höhere Taktraten verhindern können.

Man kann auch bereits jetzt Schaltungen in N5 und N3 entwerfen, die 10 GHz schaffen, und das ohne größere Probleme, nur sind das in der Regel relativ einfache Schaltkreise. Die Komplexität der Schaltkreise entscheidet über den Takt. Dazu ist auch die Dichte der Transistoren ein weitere Faktor, der über die Frequenz entscheiden kann und wie viele Transistoren man dann noch als Backup mit einplant für die Signalintegrität.

TSMC erreicht bei dicht gepacktem SRAM in N2 irgendetwas von 4,2 - 5,0 GHz auf diesen Zellen, Intel bei A18 soll 5,6 GHz schaffen bei der gleichen Dichte.Und das ist bereits ein entscheidender Faktor.

Dazu gibt TSMC in der Regel bei ihren Prozessen einen Standardchip an bei den Taktsteigerungen oder eben der Leistungsreduzierung, hier müsste man deutlich tiefer in die Informationen von TSMC eintauchen, wenn sie das überhaupt transparent wirklich zugänglich machen oder nur wenn man Kunde ist.

Wenn TSMC einen einfachen ARM-Referenz-Kern nimmt als Ausgangsbasis für ihren Referenzchip, der in N5 bei 4 GHz läuft und wenn man da dann 10 % mit N3 und weitere 10 % mit N2 drauf packt, kann es auch sein, dass man nur bei 5,00 GHz raus kommt.

NEIN, es ist vor allem davon abhängig ob man die Architektur überhaupt mal auf solche Taktraten ausrichtet

Genau das ist der Punkt. Je nach Komplexität haut das eben nicht hin.

Er bezieht sich auf die Angaben von TSMC, die zu jedem Fertigungsprozess eine Einschätzung geben, um wie viel besser ein Chip identischer Architektur damit besser wäre.

Und die Angaben beziehen sich immer auf einen Referenzchip.

 

[PCGH_Torsten]

Er bezieht sich auf die Angaben von TSMC, die zu jedem Fertigungsprozess eine Einschätzung geben, um wie viel besser ein Chip identischer Architektur damit besser wäre. Bezogen auf Leistung, bei gleicher Leistungsaufnahme, oder Reduzierung der Leistungsaufnahme bei gleicher Leistung.

Bsp:

https://www.tsmc.com/english/dedicatedFoundry/technology/platform_HPC_tech_advancedTech

Wie man hier sieht, gibt TSMC - auf ihrer Website zumindest - aber auch nicht wirklich offen an, auf was sich der Vergleich bezieht.
Mal heißt es +5% Leistung, dann wieder +18% Leistung.
Man kann jetzt nur vermuten, das sich die +5% auf N2 bezieht, und die +18% auf N3.

In dem Fall steht das sogar deutlich da: "18% ... over N3E." Ohne so eine klare Angabe sollte man bei TSMC aber extrem vorsichtig sein, denn (nicht nur) die vergleichen gerne über größere Zeiträume, um schönere Zahlen zu erhalten. N3E seinerseits wurde zum Beispiel gerne in Bezug zu N4 oder gar N5 gesetzt, nicht zu N3, und Angaben zu kommenden Nodes nach N2P gehen dann halt von N2-ohne-p oder ebenfalls von N3-Derivaten aus, wobei der genaue Bezug oft als erstes in Straffungsmaßnahmen verschwindet.

Selbst wenn man eine Zahl konkret zuordnen kann, sind Verrechnungen aber unzulässig. Vor jede Zahlenangabe sollte man sich ein "up to" denken, denn die Werbung erfolgt natürlich im Verbrauchs-Geschwindigkeits-Sweet-Spot der jeweils neuen Technologie. Das Optimum des Vorgängers wird aber an einer anderen Stelle gelegen haben, welche wiederum nicht mit dem Vor-Vorgänger übereinstimmt. "+5 Prozent" und "+4 Prozent" und "+6 Prozent" mehr Takt "bei gleichem Verbrauch" ergeben dann keinen Gesamtfortschritt von 16 Prozent, wenn man tatsächlich den gleichen Verbrauch quer über alle Prozesse nimmt, sondern vielleicht nur dreimal 3 Prozent ausgehend von dem Verbrauchsniveau, dass die Ausgangsprodukte real genutzt haben. Und auch dieser Wert gilt natürlich nur, wenn man den gleichen Verbrauch pro Transistor akzeptiert und, trotz explodierender mm²-Preise, die gleiche Fläche zur Wärmeabfuhr nutzt. Möchte man dagegen eine komplexere Architektur bei höherer Effizienz implementieren, stellt man ganz schnell fest, dass TSMCs "and"-Verknüpfung in der Werbung eigentlich als "or" zu lesen ist; also ein transistorreicherer Chip gleicher Größe bei gleichem Absolutverbrauch nur einen Bruchteil der versprochenen Taktsteigerung umsetzen kann.

So als Faustformel aus den zitierten N2P-über N3E-Zahlen: Nutzt man die 15-20 Prozent höhere Transistordichte, muss man für einen gleichbleibenden Wärmestrom auch wenigstens die Hälfte der 36 Prozent Verbrauchsverbesserung umsetzen und hat dann sicherlich weniger als die Hälfte der versprochenen 18 Prozent Best-Case-Taktsteigerung übrig. Nach Abzug der allgemein schlechteren Taktbarkeit einer größeren, komplexeren Schaltung würde ich bei einem "+18 Prozent"-Prozess mit real maximal 6 Prozent für einen Chip gleicher Größe und gleichen Verbrauchs rechnen. Der dann immer noch deutlich teurer ausfällt und dem 20 Prozent mehr Transistoren nicht einmal für den Schritt von 8 zu 10 Kernen bei gleicher Architektur reichen. Und das ist jetzt noch unter der Annahme, dass die Best-Case-Zahlen auch auf genau diesen Anwendungszweck zutreffen, was ein ziemlicher Glücksfall wäre. In Anbetracht dessen, dass es drei verschiedene Unterarten von N3E gibt, sehe ich aber durchaus die Möglichkeit, dass sie auf gar keinen Fall zutreffen könnten, weil TSMC die 36 Prozent Effizienzverbesserung gegenüber der bislang schnellsten Auslegung, die 18 Prozent mehr Takt gegenüber der bislang lahmsten Variante verspricht.

tl;dr: Marketing is a ***, die kochen alle nur mit Wasser.