AW: AMD Zen 3: Gerüchte um SMT4 mit vier statt zwei Threads
[...]Spiele nutzen nur echte Kerne und werden nicht vom SMT beeinflusst.[...]
Nicht wirklich, Spiele werden sowohl positiv wie negativ von SMT beeinflusst. Grundsätzlich aber gilt, dass die positiven Effekte bei Spielen deutlich geringer sind. Zugewinne von 20 - 30 % sieht man nur in sehr speziellen Anwendungsfällen.
Testing Ryzen 9 with SMT On vs. SMT Off - TechSpot
How Screwed is Intel without Hyper-Threading? - TechSpot
Ein weiterer, wesentlicher Punkt in Bezug auf Spiele ist natürlich auch, deren anvisierte Hardwarebasis. Aktuell definieren die 7 langsamen Jaguar-Kerne der Konsolen das Limit, das auf dem PC nur selten für einige kleinere, zusätzliche Effekte aufgebohrt wird.
Eine größere Entwicklung wird man hier erst ab Ende 2020 mit dem Erscheinen der neuen Konsolengeneration beobachten können (8 Zen2-Kerne, zwar langsamer als auf dem PC und wahrscheinlich effektiv auch wieder nur 7 nutzbar, dafür aber mit deutlich höherer IPC und höherem Takt im Vergleich zu Jaguar und zzgl. AVX2).
Bezüglich der weiteren AMD-Roadmap würde ich 4-way-SMT erst erwarten, wenn AMD so weit ist, dass sie die Kernentwicklung zwischen Server- und Consumerprodukten aufteilen bzw. voneinander trennen werden. 4-way-SMT erfordert mehr Transistoren, verkompliziert das Design zusätzlich und erfordert umfangreiche Anpassungen in der Architektur an vielerlei Stellen. In Epycs könnte man dann entsprechende Entwicklungen sehen, während (zumindest anfänglich) die Consumerprodukte weiterhin 2-way-SMT mit einer einfacheren Architektur verwenden werden. (Insbesondere mit Blick auf Mobile-Designs, die aktuell auch das gleiche CCX-Design verwenden, wobei ggf. lediglich der L3 verkleinert wird.)
Anmerkungen:
Zen3/Milan wird nicht nur "wahrscheinlich", sondern definitiv Sockel-kompatibel zu SP3 sein. Das wurde von L.Su schon im Nov'18 verkündet und von F.Norrod noch einmal vor rund 2 Monaten in einem Interview erwähnt bzw. bestätigt.
Bei IBM wird 8-way-SMT nur für die Scale-Up-Variante des POWER9 verwendet, die auf den Betrieb des PowerVM Hypervisors ausgelegt ist, vielfach in Verbindung mit mehr als zwei CPU-Sockets. Für alles andere verwendet man bei IBM die Scale-Out-Variante mit lediglich 4-way-SMT.