Die Frage ist eher wie alt dieses ES ist - denn wenns relativ neu ist wirds kaum nen Release eines 16-Kerners zum Start geben (die Zeit zwischen ES und Massenmarkt ist einfach zu kurz).
Wenn das ES hier dagegen schon 2-3 Monate auf dem Buckel hat ists ne andere Geschichte.
Oder hat sich da in den letzten Jahren irgendwas geändert? Ich rechne von "erstes ES" bis "breit Lieferbar" immer grob ein halbes Jahr.
Erste Samples werden im Desktop-Bereich meist 6-9 Monate vorher an die (Mainboard-)Partner verteilt, bei Server-Chips können es auch mal mehr als 12 Monate sein. Umgekehrt gibt es aber auch ES, die erst eine Woche vorher z.B. an die Presse gehen. Leider schreiben Leaker nie ran, was für eine Art ES sie haben.
Bei einem kurz-vor-Launch-Modell sind in der Regel aber auch die Taktraten final, das würde für Zen2 dann eine Limitierung auf deutlich unter 4,5 GHz bedeuten. Wenn jetzt erst sehr frühe Samples der 16-Kerner verschickt werden, könnte deren Launch umgekehrt erst 2020 erfolgen.
Hauptsächlich limitiert die blanke Wahrscheinlichkeit - denn je größer ein Chip ist und umso mehr Einheiten/Transistoren er hat desto höher ist die Chance, dass eine Einheit dabei ist die den hohen Takt nicht schafft - ein "schlechter" Shader einer GPU reicht ja aus dass die ganze GPU nicht höher kommt.
Dadurch, dass die Chiplets alle gleich sind und nicht besonders groß hast du schon Recht, dass der Faktor daher ausfällt. Dennoch gibts gute und schlechte Chiplets die von AMD wie gewohnt hart selektiert werden (sieht man ja an den 2000ern wie penibel AMD selektiert). Hier kanns sogar so kommen, dass schlechte Chiplets in höherwertige CPUs wandern - denn ein 16-Kerner der beispielsweise bis 4,2 GHz takten soll kann schlechtere Chiplets bekommen als ein 8-Kerner der auf 4,8 GHz hoch soll....
Die besten Chiplets werden anfangs ohnehin EPYC und später Threadripper vorbehalten sein.
Intel hat die Verknüpfung zwischen niedrigem Boost-Takt und hoher Kernzahl mit Skylake X abgeschafft und eigentlich besteht Hoffnung, dass auch AMD künftig kernspezifsche Taktlimits unterstützt. Wenn man den maximalen Multiplikator für jeden Kern getrennt definiert, steigt der maximale Boost-Takt sogar mit der Anzahl der Kerne respektive der Wahrscheinlichkeit, einen besonders guten Kern im Prozessor zu haben. Auch ohne diese Technik empfinde ich 4,2 GHz aber als eine Enttäuschung. Bei Vega20 wurden noch diverse Argumente für den niedrigen Takt angeführt, ein halbes Jahr später und mit rund um optimierter Architektur kann man von 7-nm-Chips ein deutlich größeres Taktplus erwarten. Sonst muss sich TSMC in mehr Aspekten als nur der Strukturgröße mit Intels bisherigen 10-nm-Hopsern vergleichen lassen
Das ist eigentlich mehr oder weniger sicher: Ein Berg von L3-Cache in 14nm. Daher die Größe.
Dass 14nm genutzt werden ist iirc bestätigt und dass die Chiplets keinen L3 haben auch. Man ist also gezwungen den L3 in den I/O zu packen und wenn man da zig MB SRAM haben will und in 14nm produzieren muss wird das halt groß (bzw. riesig bei EPYC/Threadripper).
14 nm sind für Rome bestätigt, die Cache-Architektur meinem Wissen nach nicht.
Wenn das ES 4,2 Ghz auf allen Kernen schafft dann vielleicht die finale CPU 4,5Ghz.
Vielleicht dann 1-2 Kerne auf 4,7-4,9 Ghz.
Bitte die ganze Meldung lesen und nicht nur Überschriften interpretieren:
Auf allen Kernen gleichzeitig ist das ES für 3,3 GHz spezifiert. 4,2 ist der Wert für einen einzelnen Kern und eine Steigerung von 700 MHz gegenüber diesem Wert wäre nur bei einem sehr frühen Bring-Up-Sample denkbar, dass >6 Monate vor Start der Serienfertigung herausgegeben wurde.
Ich persönlich sehe keinen Grund, warum man in einem I/O-Die auf Basis eines 14 nm-Prozesses den Teil des Prozessors unterbringen sollte, der einen so großen Teil des verfügbaren Platzes braucht. Des Weiteren: Cache lebt von seinen kurzen Latenzen. Ich weiß nicht, wie sinnvoll es wäre, den auf einem weiteren Chip unterzubringen, auch wenn es "nur" L4-Cache ist.
gRU?; cAPS
Der Grund sind offensichtlich Kosten. 7-nm-Fläche ist weitaus teurer als 14 nm und Caches dienen als Zwischenpuffer zwischen verschieden stellen Bereichen. Solange der IF deutlich schneller als der RAM ist (und das ist nun WIRKLICH zu hoffen), ist auch ein Cache im I/O-Chip vorteilhaft. Wie groß der Vorteil respektive wie klein die Latenzen ausfallen ist die große Frage bei Zen2, insbesondere den Versionen mit mehr als einem Chiplet.
Das wird ein Spass wenn ein 4770 diese CPU mit riesem Abstand bei Spiele Benchmarks überholt.
Warum nicht gleich 3770K gegen 3700X?