Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
AW: [Sammelthread] Intel Sandy Bridge Aktuell: Neue Infos zum kommenden High End Chipsatz
Laut PCGH soll die Leistung dann ca. doppelt so hoch sein wie bei einem i7 2600K (Selber Takt) was wohl den 4 zusätzlichen Kernen als auch den 12 MiB mehr Cache zu verdanken ist
@XE Sollten so um 2.8GHz sein
Jap hochgerechnet kommt das raus, wobei dazu angemerkt sei das ich die Vergleichswerte mit 5,2 und 155s mit sehr schnellem DDR3-1600 RAM mit 8-8-8-24 erreicht habe - es ist sehr wahscheinlich das dieses ES nicht mit so schnellem RAM gelaufen ist. Dazu kommt das Wprime nicht 1:1 mit den Kernen skaliert und man mit optimierung sehr viel rausholen kann - zB kann man bei wprime mit einem Nehalem locker einen SB bei gleichem Takt schlagen oder mit einem 5GHZ 980X einen 5,5GHZ 980X --> Quelle: HwBot - Ich gehe davon aus das dieser Wert des ES einfach mal durch schnell drüber laufen lassen entstanden ist und dafür ist er sehr gut
AW: [Sammelthread] Intel Sandy Bridge Aktuell: Neue Infos zum kommenden High End Chipsatz
Also das diese Folie die du da in deiner News von intel stammt bezwifle ich stark. Sieht sehr danach aus als hätte da einer zu der angeblichen Sandy Roadmap einfach den (angeblich) späteren Ivy start dazugebastelt. Für eine echte intel Roadmap fehlen entscheidende Dinge auf dieser Folie.
AW: [Sammelthread] Intel Sandy Bridge Aktuell: Neue Infos zum kommenden High End Chipsatz
Es gibt wieder mal ein paar Infos, sind zwar aus einem schon älteren Artikel, aber egal:
Die Shot und Blockdiagramm einer Sandy Bridge E 8 Kern CPU:
Erstmal das Block Diagramm. Wie beim Westmere-EX sind die Kerne aussen und der shared L3 Cache in der Mitte. Zusätzlich befindet sich dort der Ringbus mit dem alle CPU Komponenten verbunden sind. Oben befinden sich QPI und das PCIe Interface (40Lanes), unten ist der IMC mit Quad Channel DDR3. PCIe ist auch der einzige unterschied zum Westmere EX, ansonst gleichen sich die CPUs vom Aufbau her fast wie ein Ei dem anderen. Die Schere rechts soll offenbar andeuten das man ohne große Änderungen und Aufwand auch 4 und 6 Kerner fertigen kann.
Dazu gibt es auch noch einen Die Shot eines Vorserienmodells. Auch hier sieht man sehr schön die ähnlichkeit zu Westmere EX (einfach bei google mal "Westmere EX Die Shot" für alle die nicht wissen wie ein Westmere EX aussieht). Der Sandy E mit 8 Kernen und 20MB Cache soll 20x20mm, also 400mm2 groß sein. Ein 6 Kerner käme grob gerechnet auf etwa 320mm2.
AW: [Sammelthread] Intel Sandy Bridge Aktuell: Blockdiagramm und Die Shot einer Sandy Bridge E CPU
Sieht doch interessant aus, wobei im großen und ganzen so wie man die Sache schon erwartet hat. Ein SB ohne iGPU, und dann an der Hochachse gespiegelt.
Was mich allerdings etwas verwundert ist, dass die DDR3 Controller an einer Seite des Chips liegen. Bin da eher davon ausgegangen, dass Sie komplett getrennt sind.
Der PCI-E Controller fällt "klein" aus. Hätte da bei 40 Lanes mehr erwartet.
PCIe ist auch der einzige unterschied zum Westmere EX, ansonst gleichen sich die CPUs vom Aufbau her fast wie ein Ei dem anderen.
Das ist schon etwas reißerisch. Du weißt doch selbst, dass trotz großen Ähnlichkeiten am groben Aufbau wohl kaum Ähnlichkeiten da sind bzgl der Verdrahtung und den Modulen. Beim Speicherinterface/QPI sicherlich ähnlich, der Rest wird sich aber grundlegend unterscheiden.
Zudem ist der Chip ja in der Mitte unterteilt bei Westmere EX.
Gibt also selbst beim grobe Aufbau Unterschiede. Was halt gleich ist, ist die Spiegelung an der Hochachse für die Kerne, so dass der L3 in die Mitte rutscht. Das war aber auch zu erwarten. AMD macht das ja auch. Die Strecken werden sonst auch einfach zu lang.
Btw. Ne Quellenangabe wäre schick
Was mir noch auffällt ist, wenn ich mir den DIE von Westmere EX so anschauen, dass das Verhältnis zwischen Speicher-Interface und QPI-Interface richtig komisch aussieht. Ebenso das zwischen QPI und PCI-E
Bei Westmere EX sind die ja etwa gleich groß. Also Speicher und QPI. Nur um es nochmals zusammen zu fassen, und ich mich nicht vertue.
Westmere EX:
4 DDR3 Channels
4 QPI-Ports
SBE:
4 DDR3 Channels
4 QPI-Ports
Also SBE sollte doch zumindest 4 haben, sind ja bis zu 4 Sockel-Systeme angedacht. Oder hat da vielleicht jemand gerade was zur Hand?
Das passt aber voll nicht. Bei Westmere EX sind die zwei Teile etwa gleich groß, und bei SBE ist das DDR3-Interface aber DEUTLICH größer. Knapp doppelt so Groß würde ich sagen.
Und der PCI-E Controller so groß wie QPI???
Also irgendwie sieht das in diesen Punkten schon sehr seltsam aus...
Ich hatte eher die DDR-Interfaces getrennt auf den beiden Chipsseiten (hier senkrechten) erwartet, oder vielleicht noch in der Mitte zwischen dem Ringbus und dann auf der Seite oben QPI und der unten PCI-E. Aber das hier ist schon seltsam. Ich hoffe aber mal, dass der Chips dann um 180° gedreht im Sockel sitzt, so dass der Teil mit dem PCI-E Interface nach unten zu den Slots zeigt. Dann wirds für QPI aber auch eng zum routen.
Ich denke mal nicht, dass die die gesamten QPI-Links unter dem Sockel durchziehen, um dann oben raus zu kommen, um die anderen Chips an zu binden.
Ich war nämlich auch der Meinung, dass Westmere EX ein Octa-Channel Interface hat. Aber laut Intel-HP wie Ruyven mich drauf hingewiesen hat, sind es doch nur 4
Und 2 QPI-Ports kann doch eigentlich nicht sein. SB-E, also zumindest Sockel 2011 soll ja für Quad-Sockel-Systeme sein. Da wären 2 absolut zu wenig. Damit könnte man ja gerade mal 3 CPUs innerhalb eines Hops erreichen. 3 CPUs hab ich aber noch NIE irgendwo gesehen. Wenn müssen es also mindestens 3 QPI-Ports sein. Eher halt die 4, um einen noch frei zu haben für den Chipsatz. Oder halt 3 und irgend etwas anderes für die Chipsatzanbindung.
Also mit nur 2 QPI-Ports wäre das Ding eigentlich nur für Dual-Sockel wirklich interessant. Für Quad-Sockel dann gleich wieder Einschränkungen. Das wäre Scheise.
Was verstehst du unter "verdrahtung"? den Ringbus? den haben sowohl Westmere EX als auch SBE
Ich war nämlich auch der Meinung, dass Westmere EX ein Octa-Channel Interface hat. Aber laut Intel-HP wie Ruyven mich drauf hingewiesen hat, sind es doch nur 4
Das muss nicht unbedingt gleich schlecht sein. Eventuell ist der interne Ringbus so schnell das er mit den QPIs quasi nur auf einen großen Ringbus über die CPUs erweitert wird. Oder man nutzt die bei einem Quad CPU System ja massig vorhandenen PCIe Lanes, sind ja immerhin 160 bei 4 CPUs.
So stehts aber auf der Folie im Startpost die immerhin von intel stammt (IDF 2010)
Das muss nicht unbedingt gleich schlecht sein. Eventuell ist der interne Ringbus so schnell das er mit den QPIs quasi nur auf einen großen Ringbus über die CPUs erweitert wird. Oder man nutzt die bei einem Quad CPU System ja massig vorhandenen PCIe Lanes, sind ja immerhin 160 bei 4 CPUs.
Doch das ist schon schlimm, denn egal wie schnell der ist, er ist noch immer zu langsam. Da ist jeder Hop mehr schlecht. Von HT weiß ich z.B. dass es so rund 10ns sind, die man an Latenz hat für einen Hop. Das sind schon einige Takte. Weniger ist da schon immer besser.
Ja, aber selbst der grobe Aufbau unterscheidet sich doch schon deutlich. Halt durch den Router in der Mitte beim Westmere EX. Was aber schon identisch ist, ist die Anordnung des L3 und der Kerne. Die Aussage mit dem "ein Ei dem anderen", finde ich daher halt etwas übertrieben. Schreit son bischen nach Bild. Mach ich ja aber auch öfters in den User-News Also von daher passt schon
Wie gesagt, noch wissen wir nicht wie die kommunikation bei 4P Systemen läuft, also sollte man hier keine voreiligen Schlüsse ziehen und schonmal im vorhinein pauschal von Einschränkungen, schlecht usw sprechen.
Edit: was mit gerade auffällt. Die Folie im Startpost ist nur für EN und EP. EN und EP Systeme hatten bisher immer maximal 2 Sockel. Die 4 Socket SB-E wären die EX Modelle.
Edit2: Laut aktueller Roadmap werden die Sandy Bridge E Modelle für 4 Sockel "EP 4S" heissen, man greift hier laso offenbar zu einer neuen Bezeichnung für die Modelle zwischen den EP und EX Modellen. Diese werden dann höchst wahrscheinlich auch die entsprechende Anzahl QPI Links haben. Bei den EP (2S) verwendet man offenabr beide Links zur kommunikation der beiden CPUs.
AW: [Sammelthread] Intel Sandy Bridge Aktuell: Blockdiagramm und Die Shot einer Sandy Bridge E CPU
Nicht das ich die Probleme (sofern das überhaupt stimmt) schönreden möchte, aber mir wäre es lieber es kommt eine etwas weniger überladener Chipsatz für Sandy E. Schlicht weil ich keine 14SATA Ports brauche und die Mobos dadurch vll sogar etwas günstiger werden.
