der interne BCLK ist ja noch auf 100. wie kann der Microcode denn auf den externen clock gen.zugreifen ?
Der "interne" bclk kommt imho vom PCH in die cpu. Der "externe" wird durch einen zusätzlichen Chip am motherboard erzeugt, eben dem takt generator. Der kommt aber auch in die cpu rein, und dessen eigentliche Vorteile sind höhere / stabilere / genauere Takte, als der Interne erzeugen kann. Der ist für extrem oc mit K CPUs gedacht, da da dann ein genauer 100MHz vs. 99.8MHz einen Unterschied machen kann.
Bei alder lake gibt es in dem (/den) alten (pre Release Microcode(s) einen Fehler wobei der interne takt generator zwar auf die Einhaltung der maximal 103MHz Takt Grenze geprüft wird, jedoch das beim externen nicht gemacht wird (ob das ein Fehler von intel ist, oder ob Intel das aus anderen Gründen in dem alten Microcode hatte weiß keiner außer Intel selbst, jedenfalls hätte das nicht in offiziellen bios drinnen sein sollen, die neueren Microcodes haben alle diesen Bug / Feature nicht mehr)
Ich habe auch schon mal überlegt was passiert wenn man mit niedrigen bclk (100MHz) bootet und den dann erhöht, aber denke auch eher nicht dass das funktioniert (sonst gäbe es schon längst was dazu, mit irgendeiner cpu seit skylake / kabylake).
Seit Skylake hat Intel deswegen die Möglichkeit eingeführt, PCI-E(-&-Co)-Takt und CPU-BCLK voneinander zu trennen – aber nur für K-Modelle.
Nein. Seit skylake ist pcie / DMI und bclk getrennt. Bei jeder cpu. Da muss man selbst auch nichts machen, das ist von der Architektur her so.
Man kann teilweise auch den pcie / dmi takt erhöhen, das ist dann eine eigene setting im bios. Hatte mein Gigabyte Z490M, habs aber nie versucht, da das nur zu Instabilitäten führt.
Aber weder der Taktgenerator noch der Code zur Freischaltung des Splits bei non-K-Modellen waren das revolutionäre, denn wie gesagt: Auch ohne hat man früher immer 105 MHz BCLK, oft auch 110 bis 115 MHz geschafft.
Wie gesagt es wird bei non K nichts "gesplittet". Die Takte sind IMMER getrennt, seit skylake. Egal ob K oder non K oder Laptop. Das ist einfach die Architektur.
Bei Haswell konnte man trotz gekoppelter Takte bis zu 110MHz (oder auch mehr) bei non K cpu zusammenbringen, da es hier "nur" durch die Architektur (also den zusammenhängen von bclk und pcie/dmi) begrenzt war, und nicht wie seit skylake durch die ME / Microcode Begrenzung.
Wenn man die Grenze komplett umgehen könnte, wäre auch kein externer takt generator notwendig, da könnte man es mit jedem Z Motherboard machen (H/B können grundsätzlich keinen bclk verändern, da braucht es immer einen clockgen).
Bei Skylake gibt's ja auch die Möglichkeit bei nutzung eines der alten Microcodes (hier hatten auch die Release Microcodes den Bug, bis intel es 2016 "behoben" hat) und eines speziellen bios (welches einen Teil der CPU, die PCU (Processor Control unit), deaktiviert. Durchs deaktivieren gab es da auch die bekannten skylake non k bclk oc Nachteile wie iGpu funktioniert nicht in Windows, schlechte avx Leistung und sowas) eine non K cpu über den BCLK zu Übertakten. Hier ist auch kein externer clock gen notwendig, da es hier auch mit internem clock gen geht.
Bei alder lake ist der "Fehler" nur auf den externen clock beschränkt, daher ging es hier auch nicht mit einem "normalen / günstigen" Z690 mit dem bclk oc (wenn mans versuchen möchte kann man einfach das günstigste Z690 + 12400 kaufen, den 0x9 Microcode einfügen und versuchen den bclk auf 105 stellen, wird aber nicht funktionieren, sonst hätten die schon ein passendes bios).
Und wegen Haswell... Bei den K CPUs gab es hier auch die Möglichkeit einen höheren bclk zu nutzen, indem man Straps nutzt. Dabei wird die cpu z. B. Auf 125MHz betrieben, der pcie/dmi aber nur auf 100MHz. Gibt da aber nur ein paar Möglichkeiten, wie 125, 166 und sowas. Und bei den non K geht das auch nicht, die Option ist im bios nicht vorhanden und auch ein mod bios mit aktivierter Funktion funktioniert nicht(habs mal probiert auf Z87 board).
.gif "sm_B-) :-)")
