Intel Ivy Bridge mit Tri-Gates

Sturmi

Freizeitschrauber(in)
Gerade eben hat Intel eine der Neuerungen für ihren kommenden Prozessor Ivy Bridge vorgestellt. Und zwar handelt es sich bei dieser Neuerung um sogenannte Tri-Gates. Das sind im Gegensatz zu herkömmlichen Transistoren, 3-dimensionale Strukturen. Dadurch kann die Kontrolle über den Elektronenfluß im Transistor erhöht werden, da mehr Kontaktfläche mit dem Gate entsteht. Das Ganze soll dann eine höhere Leistung bei gleichzeitig niedrigerem Stromverbrauch realisieren. Dadurch soll in der Summe natürlich auch die Effizienz steigen.


Quelle: Intel Reinvents Transistors Using New 3-D Structure

P.s. Wenn man des Englischen mächtig ist kann man sich dieses Video anschaun in dem das ganze auch nochmal erklärt wird. Nebenbei ist es ganz lustig gemacht : YouTube - Video Animation: Mark Bohr Gets Small: 22nm Explained

Hoffe meine erste News war einigermaßen in Ordnung ;)
 
Als erstes hätte ich lediglich auf gesenkte Spannung als Vorteil getippt.

Das Video erklärt die Tri-Gates gut, hört sich sehr vielversprechend an.
 
Ähm.....

Also ich kann mich jetzt täuschen, falls ja, und jemand aus der Elektrotechnik oder so ist da, dann korrigiert mich!

Der Stromfluss der da abgebildet ist ist doch total falsch. Der Strom fließt doch unterhalb des Gates zwischen Drain und Source. :ugly:

Der Strom kann doch so gar nicht fließen. Oder steh ich grad derbst auf dem Schlauch???

EDIT: Also hab jetzt doch nochmals nachgeschaut, und der Strom fließt wirklich so nicht. Soll das jetzt Leutsverdummung sein von Intel? :ugly:
 
Ähm.....

Also ich kann mich jetzt täuschen, falls ja, und jemand aus der Elektrotechnik oder so ist da, dann korrigiert mich!

Der Stromfluss der da abgebildet ist ist doch total falsch. Der Strom fließt doch unterhalb des Gates zwischen Drain und Source. :ugly:

Der Strom kann doch so gar nicht fließen. Oder steh ich grad derbst auf dem Schlauch???

EDIT: Also hab jetzt doch nochmals nachgeschaut, und der Strom fließt wirklich so nicht. Soll das jetzt Leutsverdummung sein von Intel? :ugly:

Tut er doch :ugly: Vergleiche hier : http://www.tibercad.org/files/u6/finfet_schematic.png
 
Ja hab auch grad auf CB noch ein weiteres Bild gefunden, dass das auch aufklärt.


So ist es halt wenn man auf Skitzen 50% der Informationen weg lässt..... Dann kann man sich ja nur vertun, wenn es darum geht, welches Bauteil welches ist :schief:

8_m.jpg

Naja, so ist das jetzt auch nicht schwer zu verstehen, warum er schneller schaltet, und auch niedrigere Spannungen benötigt. Die Fläche die leitend gemacht wird vergrößert sich einfach.

Hmmm.... Ist halt die Frage, was daran jetzt schwierig in der Produktion ist, und wie es mit Patenten aussieht. Seh jetzt auf Anhieb jetzt keine gravierenden Probleme vor denen man steht. Ist halt mehr oder weniger recht aufwendig, weil man eben die Stege gleichmäßig wachsen lassen muss, aber ich denke das sollte relativ einfach zu adaptieren sein. Im Prinzip muss man "nur" das Problem lösen, wie man relativ hohe dünne Stege baut, thats it.

PS. der Steg, der durch das Gate läuft müsste dotiert sein, und der Rest vom Steg leitend. Eine Verbindung nach unten zum Silizium dürfte es aber auch wieder nicht geben. Da sind also immer noch so manche "Fehler" drin :schief:
 
Die Wärmeentwicklung bleibt die gleiche, nur kann man dann mehr mit OC rausholen, da man mehr Freiraum mit der Spannung hat.. oder seh ich das Falsch?
 
Ja extrem vereinfacht, wobei die 5 Worte mehr dazu, die Sache auch nicht komplizierter gemacht hätte, aber SEHR verständlicher.

Ich hasse solche Diagramme.....:daumen2:

EDIT:
Ich helf dir mal beim auf dem Schlauch stehen, ich kratz mich hier grad auch an der Birne ... :what:

Man, selbst bei Intel müssen die Praktikanten ALLES machen. xD

Siehe oben. Durch das weglassen der Beschriftung hat man Drain-Source und Isolator miteinander verwechselt... Der schmale Steg ist Drain-Source, und nicht wie sonst die breiten Streifen :schief:

@Darkfleet85:
hm.... ist so ne Sache. Du hast halt mehr Volumen, das leitend wird, dazu kannst du auch die Schaltzeiten verringern, da eben von 3 Seiten nun die Verarmung eintreten kann. Also die Schaltzeiten sollten hoch gehen, mehr Spannung kannst du da aber nicht geben, sonst schaltet das Ding wohl gar nicht mehr. Ist halt so ne Sache. Die Grenzen in denen die ganze Sache funktioniert werden wohl insgesamt etwas schmäler, aber eben schneller von einem Zustand zum anderen wechselbar.

Also ein dadurch nochmals, außer den eh dadurch steigenden Taktraten, gesteigertes OC-Verhalten würde ich nicht erwarten. Das wird alles im gleichen Rahmen/Verhältnis bleiben wie bisher auch.

Wie sich die Elektromigration genau auswirkt muss sich dann wohl erst in den Tests zeigen. Die Struktur wird halt wieder kleiner, dafür hat man mehr Leitervolumen... hm... Eventuell wird das Problem durch das Absenken der Spannung nicht größer, aber mehr würde ich mir nicht davon versprechen.
 
Zuletzt bearbeitet:
Die Wärmeentwicklung bleibt die gleiche, nur kann man dann mehr mit OC rausholen, da man mehr Freiraum mit der Spannung hat.. oder seh ich das Falsch?
Nun, im Grunde bedeutet das nichts anderes als dass du mit bedeutend weniger Spannung arbeiten kannst bei gleicher Leistung, was Stromverbrauch/Abwärme reduziert, das Ganze noch in Kombination mit dem Shrink auf 22nm und Detailverbesserungen an der Architektur ... mhhh, mjammi! :D
 
Ach so :P, jetzt versteh ich langsam wie das gemeint ist, dummes Diagramm verwirrt nur:ugly:

Danke für deine Erklärung, gibt hier sicher ein Thread über CPU Architekturen etc. muss mich da mal einlesen:)

gruss Darkfleet85
 
In Kombination mit dem Shrink wird das also sehr viel einfachen zu kühlen.:daumen:
Aber warum macht das niemand mit Grafikkarten?:huh:
Nun, zum einen ist Intel da "grad erst drauf gekommen" (bzw. haben es jetzt erst hinbekommen die Chips so zu fertigen), und zum anderen ist Intel jetzt nicht sooooo sehr für seine Grafikkarten bekannt, die haben lediglich seit kurzem ihre integrierten Grafikkerne in der CPU und so halbgare x86-basierte Herdplatten mit komischen Fantasynamen im Angebot. ^^
 
Und noch komische Vorstellungen bzgl. dessen, das man die Emulation von Sachen in Software durch x68 Effizient machen kann :ugly:

Intel geht halt auch Holzwege bis zum Ende :ugly:

Das mit der Emulation haben se dann ja wohl gestrichen.... Dabei hätte man sich das schon vorher denken können, wenn man in die Geschichte schaut :schief:
 
Nun, im Grunde bedeutet das nichts anderes als dass du mit bedeutend weniger Spannung arbeiten kannst bei gleicher Leistung, was Stromverbrauch/Abwärme reduziert, das Ganze noch in Kombination mit dem Shrink auf 22nm und Detailverbesserungen an der Architektur ... mhhh, mjammi! :D

Ja aber die Leistung ergibt sich aus P= U * I, bei mehr Strom und weniger Spannung bleibt die Leistung jedoch gleich..
 
Und noch komische Vorstellungen bzgl. dessen, das man die Emulation von Sachen in Software durch x68 Effizient machen kann :ugly:

Intel geht halt auch Holzwege bis zum Ende :ugly:

Das mit der Emulation haben se dann ja wohl gestrichen.... Dabei hätte man sich das schon vorher denken können, wenn man in die Geschichte schaut :schief:
Jupp, gibt z.B. bis heute keinen vernünftigen PS2-Emulator für PC, und das obwohl da eine ganze Legion von Crackern sich dran versucht hat einen zu schreiben .... und Intel meinte jetzt ernsthaft mal ebend so 10 Jahre Rückstand ... ach, ich gebs auf. xD
 
Hi hab mal ne frage sind die Kommenden Ivy Bridge Cpu 100% kompatible zu den P67 chipsätzen ,oder soagar zu den Z chipsätzen.
 
Nein sind Sie nicht.

Du sollst zwar einen Ivy in nem SB Brett betreiben können und auch umgekehrt, aber bei Ivy in SB-Brett wirst du nicht alle Funktionen der iGPU nutzen können. Also auf jeden Fall z.B. keine 3 Monitore anschließen.

Ob man die DX11 Features der iGPU nutzen kann mit den Brettern ist fraglich.

Prinzipiell sollte es aber gehen laut dem was Intel bisher von sich gegeben hat.
 
Zurück