Glaub ich erst, wenn ich es sehe. Wir gurken noch immer mit 8-Kern CCD's herum und das seit Zen 1. Mit Zen 6 geht es vermutlich gerade mal auf 12 Kerne und etwa 2 Jahre später schon auf 16? Intel muss da schon ordentlich Kerne raushauen damit AMD sich zu solch einen ungewöhnlichen Schritt genötigt fühlt.
Da AMD bekanntlich die gleichen CCDs wie bei Ryzen auch bei Threadripper und EPYC nutzt, könnte es auch einfach die Nachfrage aus dem Workstation- und Server-Markt sein, die AMD dazu treibt die Kernzahl je CCD anzuheben.
Dort ist man ja bereits bei bis zu 16 CCDs angekommen. Mit einem 16-Kern-CCD könnten sie die Kern-Zahl weiter steigern, oder aber die CPU / Sockel kleiner gestalten - 17 Chiplets müssen ja irgendwie untergebracht werden.
Die Zen 5C-Only-CCDs - für EPYC - gibts ja schon mit 16-Kerne, und für 6C soll dies auf 32 Kerne steigen.
Im Desktop-Markt dürfte es wohl kaum Nachfrage nach mehr als 16-Kerne / 32 Threads geben - selbst die 16-Kerner wird kaum jemand Privat voll auslasten, sondern oftmals bereits als günstigere Workstation genutzt werden -, so das man hypothetisch den Desktop-Markt dann mit einem einzigen CCD bedienen könnte.
Mehr als 50% abschalten, wäre aber eine ziemliche Verschwendung - sobald die Yield-Raten hoch genug sind. So das der kleinste Ryzen mit Zen 6, dann wohl mit 8-Kerne daher käme. Modelle mit weniger Kerne, würden von APUs bedient.
Mit 16-Kern-CCDs bei Zen7 kommt evtl. wieder die Aufteilung in 2x CCX in einem CCD zurück. Wenn, wie PCGH_Thorsten schrieb, ansonsten kein Weg an einer langsamen Mesh-Topologie vorbei geht. Vorausgesetzt, 2x CCX wirkt sich Positiv auf die Latenz aus, ggü. einer Mesh-Topologie.
Es sollte aber zumindest geringere Latenzen haben, als die Aufteilung auf 2 CCDs, damit wäre dann doch auch schon mal etwas gewonnen.
Die
tonnenweise Cache könnten auch auf Workstation- / Server-Anforderungen zurückzuführen sein.
Der EPYC 9684X (Zen 4) bietet immerhin 1152 MB L3-Cache - dank 3D-V-Cache auf jedem einzelnen CCD -, bei 96 Kernen.
