ruyven_macaran
Trockeneisprofi (m/w)
AW: Intel erklärt 1000-Kern-CPU für möglich
Ein Pentium hatte 3 Millionen Transistoren, die Steigerung von 65nm (Kentsfield) auf 32nm (Gulftown) brachte eine Verdoppelung der technisch sinnvollen Transistorenzahl, Tukwila hat 2 Milliarden Transistoren in 65nm. Alles verrechnet: Man könnte mit heutiger Technologie eine CPU im Itaniumsegment fertigen, die 1000 vollständige Penitum1 Kerne hat (SSC verwendet afaik vereinfachte, näher an Larrabee) und zusätzlich nochmal 33%/1 Milliarde Transistoren extra für Cache und Verbindungen. Für letztere braucht man aufgrund des FSB Designs nicht mal wirklich viel - erscheint insgesamt also realisitisch.
Frage ist halt nur, wie schnell das Ding am Ende ist und ob man nicht doch lieber deutlich weniger, deutlich leistungsfähigere Kerne nehmen und eine ganze Menge Transistoren in die Anbindung (z.B. IMCs) investieren sollte, um den Ansprüchen heutiger Software zu entsprechen.
(Vergleiche Netburst: Es nützt einem nichts, eine 10GHz CPU mit 200-300W TDP bauen zu können, wenn die Leute schon 3GHz @100W gegenüber 4GHz @150W bevorzugen)
Zum einen gibt es keine 1m² großen Wafer. Das Maximum ist derzeit ein 30cm Kreis, was aber auch schon für geschätzt 4000 (Atom) Kerne ausreichen sollte. Probleme sind:
- Ausschuss. So große Wafer haben garantiert Fehler und man kann nicht einen Teil des Wafers verkaufen. Kosten/Fläche sind somit viel höher, als wenn man viele einzelne Chips zusammenfügt
- Entwicklung/Skalierung. Der Markt für Supercomputer-CPUs ist eher klein. Afaik gibt es seit den 80ern keine explizit mehr dafür entwickelten Architekturen und mitlerweile auch kaum noch/gar keine explizit dafür gefertigten Chips (verwenden Power? Module spezielle Chips?). Alles, was sich finanziell lohnen soll, muss sich auch in kleinen Einheiten für Mainframeserver verkaufen lassen, d.h. im Leistungsbereich direkt oberhalb eines 64 Kern Opteron/Xeon-Systems
- elektrische Anbindung. Der Chip braucht ja nicht weniger Anbindungen als viele Kleine zusammen, d.h. man extrem viele Kontakte auf einer sehr großen Fläche und alle müssen zuverlässig mit dem Substrat verbunden werden. Eine kleine Wölbung (z.B. durch die Wärme beim Verlöten, aber auch nachträglich im Betrieb) und schon ist das Ding Schrott. (siehe z.B. Bumpgate)
Ein Pentium hatte 3 Millionen Transistoren, die Steigerung von 65nm (Kentsfield) auf 32nm (Gulftown) brachte eine Verdoppelung der technisch sinnvollen Transistorenzahl, Tukwila hat 2 Milliarden Transistoren in 65nm. Alles verrechnet: Man könnte mit heutiger Technologie eine CPU im Itaniumsegment fertigen, die 1000 vollständige Penitum1 Kerne hat (SSC verwendet afaik vereinfachte, näher an Larrabee) und zusätzlich nochmal 33%/1 Milliarde Transistoren extra für Cache und Verbindungen. Für letztere braucht man aufgrund des FSB Designs nicht mal wirklich viel - erscheint insgesamt also realisitisch.
Frage ist halt nur, wie schnell das Ding am Ende ist und ob man nicht doch lieber deutlich weniger, deutlich leistungsfähigere Kerne nehmen und eine ganze Menge Transistoren in die Anbindung (z.B. IMCs) investieren sollte, um den Ansprüchen heutiger Software zu entsprechen.
(Vergleiche Netburst: Es nützt einem nichts, eine 10GHz CPU mit 200-300W TDP bauen zu können, wenn die Leute schon 3GHz @100W gegenüber 4GHz @150W bevorzugen)
Zum einen gibt es keine 1m² großen Wafer. Das Maximum ist derzeit ein 30cm Kreis, was aber auch schon für geschätzt 4000 (Atom) Kerne ausreichen sollte. Probleme sind:
- Ausschuss. So große Wafer haben garantiert Fehler und man kann nicht einen Teil des Wafers verkaufen. Kosten/Fläche sind somit viel höher, als wenn man viele einzelne Chips zusammenfügt
- Entwicklung/Skalierung. Der Markt für Supercomputer-CPUs ist eher klein. Afaik gibt es seit den 80ern keine explizit mehr dafür entwickelten Architekturen und mitlerweile auch kaum noch/gar keine explizit dafür gefertigten Chips (verwenden Power? Module spezielle Chips?). Alles, was sich finanziell lohnen soll, muss sich auch in kleinen Einheiten für Mainframeserver verkaufen lassen, d.h. im Leistungsbereich direkt oberhalb eines 64 Kern Opteron/Xeon-Systems
- elektrische Anbindung. Der Chip braucht ja nicht weniger Anbindungen als viele Kleine zusammen, d.h. man extrem viele Kontakte auf einer sehr großen Fläche und alle müssen zuverlässig mit dem Substrat verbunden werden. Eine kleine Wölbung (z.B. durch die Wärme beim Verlöten, aber auch nachträglich im Betrieb) und schon ist das Ding Schrott. (siehe z.B. Bumpgate)
.gif "sm_B-) :-)")
