AW: Geforce RTX 3000: Ampere-Vorstellung angeblich im März
[Maximale Die-Size im N7+] Daher, auch wenn ich in dem Fall sehr gerne Unrecht habe.
Vielen Dank, das erklärt zumindest den Ursprung der vermeintlich maximalen 400 mm2. Wie es ChrisMK72 schon sagte, weiterhin viel "
Spekulatius". Von einer derartigen Limitierung würde ich derzeit jedoch eher nicht ausgehen:
a) Über nVidia's Chips und dessen Fertigung ist nichts weiter bekannt außer "7 nm" bei TSMC (und in kleinerem Umfang auch bei Samsung *).
b) Man weiß nicht, welchen Prozess nVidia bei TSMC verwendet; es könnte der N7+ aber auch durchaus der N7P sein. TSMC fertigt bspw. mit dem
Tomahawk 4 und dem
QuickSilver **) zwei sehr große 7 nm-Designs, jedoch ist zu denen leider nicht bekannt, welchen Prozess die genau verwenden. Große Chips sind jedoch offensichtlich möglich und bereits der N7P als kleine Weiterentwicklung zum vom AMD derzeit genutzten N7 stellt bereits einen zusätzlichen Mehrwert dar.
c) Nur mal angenommen, dass die 400 mm2 als oberes Limit für den N7+ zutreffen
würden, was eher unwahrscheinlich erscheint (s. u.), dann könnte nVidia bestenfalls gerade so den TU102 shrinken, müsste aber mit bestenfalls etwa der gleichen Transistorzahl auskommen. Das würde die Möglichkeit für mehr Leistung deutlich beschränken, denn der wesentliche Teil eines Leistungszugewinns kann nur aus mehr oder leistungsfähigeren Recheneinheiten folgen (also schlussendlich mehr Transistoren); die Möglichkeiten für architektonische Verbesserungen dürften dagegen vergleichsweise begrenzt sein, umso mehr, als dass Turing bereits eine Zusammen-/Weiterführung von Pascal und Volta darstellte. Aber selbst wenn, dann stünde immer noch ein N7P zur Verfügung (denn zumindest der N7(P) muss offensichtlich einen Tomahawk 4 oder QuickSilver ermöglichen, falls nicht gar mindestens einer von diesen den N7+ verwendet).
d) Bereits der von -ElCritico- zitierte Wikipedia-Artikel weicht die Beschränkung bzgl. einer EUV-Die-Size auf und schreibt: "
Large (approaching or exceeding 500 mm2) chips [...] Without field stitching, die size would be limited." Entsprechend kann man auch hier bereits größere Chips fertigen, wenn sich der zusätzliche Aufwand lohnt.
Die Frage ist aber auch, wie aktuell und präzise dieser Wikipedia-Auszug ist. Ein Update von ASML ***) zeichnet hier ein anderes Bild. Für die aktuell genutzten 0,33 NA-Scanner gibt man eine maximale Die Size von 858 mm2 an, während man für die zukünftigen High-NA-Scanner (0,55 NA für zukünftige 3 nm-Prozesse und kleiner) nur noch bis zu 429 mm2 als Maximalgröße angibt. Einer ASML-Präsentation vom März 2019 zufolge werden High-NA-Scanner jedoch überhaupt erst ab Ende 2021 ausgeliefert. Die aktuell neuesten Maschinen vom Typ NXE:3400C, die seit Ende 2019 an Kunden ausgeliefert werden, sind weiterhin 0,33 NA-Scanner. (Denn Veröffentlichungen auf Wikichip.org würde ich in diesem Kontext mehr Vertrauen schenken.)
Ich würde mich da zurücklehnen und mir bzgl. der (möglichen maximalen) Die-Size nicht den Kopf zerbrechen, zumal da noch viel zu viele Variablen unbekannt sind. nVidia hat zumindest "
deutlich mehr Raytracing-Leistung" geteasert, was auch immer das konkret bedeuten wird und ich denke, dass man hier durchaus einige Erwartungen schüren kann, aber das ist nur meine Meinung.
*) Im einfachsten Fall könnte Samsung für die Betrachtung einer Consumer-GPU irrelevant sein, weil nVidia möglicherweise die Consumer- und Datacenter-Designs auf die beiden Hersteller aufteilt, also den Turing-Nachfolger bei TSMC fertigen lässt und den Volta-Nachfolger bei Samsung. Hier wird man abwarten müssen. Bei Samsung inkludiert deren 7 nm-Prozess, aktuell 7LPP, auch die Verwendung von EUV für einige Schichten. Zudem stünde bei Samsung auch noch alternativ ein 8LPP zur Verfügung, der noch komplett mittels DUV arbeitet.
**) Der Tomahawk 4 ist ein 31 Mrd. Transistoren umfassender Netzwerkchip von Broadcom und der QuickSilver ist eine sehr großer ARM-Server-CPU von Ampere Computing (80 Cortex-A76-Kerne, 8 DDR4-Speicherkanäle und 128 PCIe 4.0-Lanes auf dem SoC, das zudem in einer Dual-Socket-Konfiguration genutzt werden kann und damit auch problemlos AMDs Epyc bzgl. der Konnektivität in den Schatten stellt). Beides sind monolithische Chips die bei TSMC in 7 nm gefertigt werden.
***)
SEMICON West 2019: ASML EUV Update | WikiChip Fuse
.gif "sm_B-) :-)")
.
Wie lächerlich da nicht mal 1% der Karten dafür benutzt wurden. Der Krypto Hype ist lange vorbei und die Preise noch immer hoch. Die Spitze des ganzen war, als der Nvidia-CEO alle Kunden öffentlich als "dumm" bezeichnete die noch die GTX-Serie betreiben und noch nicht auf RTX umgestiegen sind! Eine solche Aussage ist einfach nur frech und dumm. Meine nächste Karte wird eine AMD auch wenn die Leistung nicht die selbe sein sollte.
