AW: AMDs AM4 für Zen ist ein PGA-Sockel mit 1.331 Pins
Nach derzeitigem Wissensstand weder noch. AM4 wird mit hoher Wahrscheinlichkeit eine SoC-Plattform. Ein komplexer Kompanions-Chip mit zahlreichen Controllern soll als Promontory in Entwicklung sein, dessen Anbindung ist aber optional und dürfte dann über eine normale PCI-Express-Verbindung erfolgen.
Eine technische Verbindung zwischen QPI und HT ist nicht bekannt, die maximale Bandbreite von QPI liegt mittlerweile bei über 19 GB/s und Richtung. AMDs Hyper-Transport-CPUs stagnieren dagegen bei 8,8 GB/s. Schnellere HT-Links wurden zwar schon vor langer Zeit spezifiziert, mit Ausnahme eines leicht erhöhten Taktes bei Centurion aber nicht eingesetzt.
Ich gehe nicht davon aus, dass AMD überhaupt noch an der Weiterentwicklung von Hyper Transport arbeitet. Öffentlich spricht man jedenfalls nur noch von GMI, das vermutlich auf die mit Seamicro eingekaufte Fabric-Architektur zurückgeht. Hinweise auf einen GMI-Einsatz außerhalb von MCM-Verbindungen über größere Entfernungen oder gar über lösbare Sockel-Verbindungen haben die Gerüchteköche aber nicht finden können.
Stimmt, jetzt wo du es Sagst, wird AM4 mit nem FCH oder noch mit North + South Bridge haben ?
Da kommt mir noch ne Frage, UMI (Unified Media Interface) oder HT (HyperTransport) ?
Nach derzeitigem Wissensstand weder noch. AM4 wird mit hoher Wahrscheinlichkeit eine SoC-Plattform. Ein komplexer Kompanions-Chip mit zahlreichen Controllern soll als Promontory in Entwicklung sein, dessen Anbindung ist aber optional und dürfte dann über eine normale PCI-Express-Verbindung erfolgen.
HT ist doch so ziemlich das gleiche wie QPI, haben beide die gleiche Bandbreite ( 1366. 25,6GB/s bei 6.4GT/s)
Eine technische Verbindung zwischen QPI und HT ist nicht bekannt, die maximale Bandbreite von QPI liegt mittlerweile bei über 19 GB/s und Richtung. AMDs Hyper-Transport-CPUs stagnieren dagegen bei 8,8 GB/s. Schnellere HT-Links wurden zwar schon vor langer Zeit spezifiziert, mit Ausnahme eines leicht erhöhten Taktes bei Centurion aber nicht eingesetzt.
Ich gehe nicht davon aus, dass AMD überhaupt noch an der Weiterentwicklung von Hyper Transport arbeitet. Öffentlich spricht man jedenfalls nur noch von GMI, das vermutlich auf die mit Seamicro eingekaufte Fabric-Architektur zurückgeht. Hinweise auf einen GMI-Einsatz außerhalb von MCM-Verbindungen über größere Entfernungen oder gar über lösbare Sockel-Verbindungen haben die Gerüchteköche aber nicht finden können.