aber @ zwei Speichercontrollern
Zen6 ist ja noch ~1+ Jahre in Zukunft.
Könnte das auch bedeuten das neben DDR5 auch DDR6 unterstützt würde?
Oder wäre das für DDR6 noch viel zu früh?
DDR6 wäre extrem früh (bislang kann man nicht einmal sagen, ob eine Unterstützung im Sockel AM5 überhaupt möglich ist), es wäre das erste Mal überhaupt, dass AMD einen neuen Speicherstandard als erster nutzt (normalerweise setzen sie sich nach 1-2 Jahren ins gemachte Nest) und das zweite Mal überhaut/das erste Mal auf breiter Front, dass sie einen flexiblen Übergang zwischen zwei Standards erlauben. Oder kurz gesagt – Nein.
Aber guck dir die Originalmeldung an:
Es geht überhaupt nicht darum, dass zwei Speichercontroller in einem Prozessor sitzen werden, sondern es geht um das Low-End-Segment, dass auf ein Modul pro Speicherkanal beschränkt ist. Bislang macht AMD so etwas nur durch Firmware-Limitierungen auf Mainboard-Seite; der chinesischen Quelle zu Folge soll künftig einen zweiten IMC für diesen Bereich und so hart gelockte Prozessoren geben. In Anbetracht von "frühes Gerücht", "Kurznachricht" und "Lost in Translation" würde ich aber nicht einmal ausschließen, dass eine "zweite Konfiguration" des gleichen IMC gemeint ist, wie bisher auch. Rein technisch halte ich letzteres sogar für wahrscheinlicher – einen Controller, der ohnehin mehrere Ranks (auf einem Modul) beherrschen muss, die zusätzliche Fähigkeit zur Ansteuerung mehrerer Module zu nehmen, spart eine lächerlich geringe Menge an Transistoren ein, verglichen zu einer Deaktivierung in Firmware, macht aber die gesamte Produktion unflexibler, steigert den Entwicklungs- und verdoppelt den Testaufwand. Eine Verlustentscheidung.
Was wesentlich interessanter ist, ist der zweite Teil der Meldung: Die wie-auch-immer Erfolgende 1DPC-Beschränkung soll nur den ersten Slot je Speicherkanal ansprechen können. Aktuelle 1DPC-Mainboards (A620, B840, ITX, einige OC-Spezialisten) verlöten, laut der Quelle, aber die logisch zweite Position und lassen Slot 1 weg. Die neuen Prozessoren wären also nicht kompatibel zu bestehenden AM5-Mainboards, da sie ausschließlich Speichersteckplätze ansteuern können, die gar nicht existieren. Spannend hierbei die Frage: Bedeutet das auch, dass für 2DPC-Boards die erste Slot-Position die primäre, zu bevorzugende ist? Also die CPU-näheren Slots als erste bestückt werden sollten? Und falls ja: Wie passt das zu den den elektrischen Gesetzmäßigkeiten, die dem hinteren/abschließenden Slot eigentlich die bessere Signalqualität geben? Macht AMD da was anderes oder haben sie die Spar-Konfiguration bewusst ausgebremst?
.gif "sm_B-) :-)")
