AMD Ryzen 3000: Weiteres User-Benchmark-Ergebnis zum 12-Kerner

[PCGH-Redaktion]

Jetzt ist Ihre Meinung gefragt zu AMD Ryzen 3000: Weiteres User-Benchmark-Ergebnis zum 12-Kerner

In der Datenbank des User-Benchmarks ist das zweite Ergebnis mit einem mutmaßlichen Engineering Samples eines Ryzen-3000-Prozessors aufgetaucht. Erneut soll es sich um einen 12-Kerner mit zwei Zen-2-Chiplets samt 64 MiByte L3-Cache handeln. Inkonsistent erscheinen die Speicherlatenzen, wobei das am Benchmark selbst liegen könnte.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Thread zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

Zurück zum Artikel: AMD Ryzen 3000: Weiteres User-Benchmark-Ergebnis zum 12-Kerner

 

[XD-User]

Also laut dem 3D-Center Post gibt es ja teilweise wirklich große Schwankungen und das bei seinem 2950X.
Wäre laut seiner Aussage ja eine große Verbesserung bei einem Single Channel 2666 System.

Man stelle sich vor was ein Dual Channel 3200er System da hinbekommen könnte.

 

[Voodoo2]

Also laut dem 3D-Center Post gibt es ja teilweise wirklich große Schwankungen und das bei seinem 2950X.
Wäre laut seiner Aussage ja eine große Verbesserung bei einem Single Channel 2666 System.

Man stelle sich vor was ein Dual Channel 3200er System da hinbekommen könnte.

Ich hoffe sehr darauf das amd wieder nen guten Job in cpu Bereich hinlegt mein 2600K wartet schon sehnsüchtig in Rente zu gehen

 

[JanJake]

Und wir wissen immer noch nichts mehr.

Hier und da kommt mal ein 12 Kerner vor, bald wohl auch mal der 16 Kerner.

Release Termin wäre viel wichtiger und vor allem auch endlich mal die Spezifikationen. Die ganzen Sachen bis jetzt werden wohl so nicht kommen, schließlich sieht man bis jetzt nur ES Modelle in der Wildnes, aber eben noch keinen fertigen Prozessoren.

 

[Gerry1984]

Ich denke die nächsten Monate werden richtig aufregend, Leaks und solche Einträge werden sich häufen und zusehends ein klares Bild zeichen, wie Matisse aufgebaut ist. Spricht ja immer mehr dafür das pro Chiplet ketzt doch zwei CCX sind, der doppelte L3 ist ja schon quasi bestätigt, zwei Chiplets dürften auch via IF untereinander verbunden sein. Bin gespannt ob wir auch schon vor Release realistische Eindrücke bekommen, was dann am Ende an Leistung hinten rauskommt

 

[Speedwood]

12 kerne bei 4 Ghz bzw 4,5 Ghz werden der Hammer

 

[gaussmath]

Hm, wenn man sich den schematischen Aufbau der Chiplets anschaut, dann sieht es nicht danach aus, als würde es derart große Latenzen innerhalb eines Chiplets geben.

Wenn es aber die Latenz zwischen den Chiplets ist, wäre das ziemlich gut, sogar so gut wie Intels Mesh.

 

[Gerry1984]

[...]Wenn es aber die Latenz zwischen den Chiplets ist, wäre das ziemlich gut, sogar so gut wie Intels Mesh.

Wenn zwei Chiplets mit IF direkt verbunden sind und das IF wirklich deutlich schneller geworden ist sollte das doch möglich sein, oder?

 

[LastManStanding]

Wenn 2 CCX per IF ein Chiplet bilden, und ein Chiplet auch noch Standardmäßig auf den Cache des anderen zugreift,... Bräuchten wir sehr schnellen RAM wenn die Instruktionen nicht schneller geworden wären.Aber wie gehabt ´schnellen RAM drauf und gut ist. Insofern ist es perfekt das "nur" DDR4 verwendet wird weil da schon gut was auf dem Markt ist. DDR5 würde erst nur mit Langsamen nicht sooo gut Optimierten Rigeln Aufwarten--> vermute ich!

Oder Teilen die sich dann "nur" L3? Aber trotzdem da wäre der I/O als gemeinsamer Zugriffspunkt für L3 vermutlich ähnlich schnell wie, die jetzige Kommunikation schätze ich.

 

[gaussmath]

Wenn zwei Chiplets mit IF direkt verbunden sind und das IF wirklich deutlich schneller geworden ist sollte das doch möglich sein, oder?

Zur Zeit liegt die Latenz zwischen zwei CCX Modueln bei ca 120ns und zwischen zwei Dies bei 200ns. Wenn der IF2 um den Faktor 2.3 schneller ist, sollte das drin sein.

 

[RyzA]

DDR5 würde erst nur mit Langsamen nicht sooo gut Optimierten Rigeln Aufwarten--> vermute ich!

Und wahrscheinlich ne Ecke teurer sein.

 

[LastManStanding]

Die Langsamen DDR5 werden wohl knapp unter dem Niveau der Teureren DDR4 Ansetzen oder? ist nur ne Theorie.

 

[Gerry1984]

Zur Zeit liegt die Latenz zwischen zwei CCX Modueln bei ca 120ns und zwischen zwei Dies bei 200ns. Wenn der IF2 um den Faktor 2.3 schneller ist, sollte das drin sein.

Das klingt ja gut. Mal sehen wie die Latenzen dann innerhalb des Chiplets sind, wenn es da bei zwei 4er CCX bliebt. Das sollte dann ja auch deutlich schneller werden.

Wenn man bedenkt das die Kerne an sich ja schon aufgebohrt wurden und mehr IPC haben, dazu mehr Takt bzw. weniger Verbrauch durch den neuen Prozess und dann noch die Bottlenecks mit den Latenzen besser bzw. durch den doppelten L3 abgefedert werden kann man schon ein bisschen wuschig werden

Ich hab mir ja schon vorsorglich 16GB 3600MHz CL17 singleranked Samsung B-Die RAM geholt, hoffe das hilft Matisse noch etwas mehr Beine zu machen Wäre schön wenn der Speichercontroller dann auch keine Zicken macht wenn ich ein zweiten Kit dazuhole, 32GB stehen einem Zwölfkerner einfach besser zu Gesicht

 

[gaussmath]

Ich werde den 3700X mit 12 Kernen nehmen und ordentlich testen. Ach was, ich werde jeden Transistor auf links drehen. ^^

 

[Gerry1984]

Ich glaub der 3700(X) wird ein sehr beliebter Prozessor werden, den werden Ende des Jahres hier viel Leute in der Sig stehen haben

 

[LastManStanding]

Ich werde den 3700X mit 12 Kernen nehmen und ordentlich testen. Ach was, ich werde jeden Transistor auf links drehen. ^^

ja so war auch mein Plan ich schwanke noch schwischen vernunft 12 Kernen und vorgreifenden 16. kommt auch auf Preise, Verfügbarkeit und Kompatibilität an.

 

[wurstkuchen]

Da braut sich ja wieder was zusammen. Wenn das mit der Latenz stimmt, wird der Zen2 ein Griff ins Klo. AMD kann auch scheinbar nur noch verzweifelt mit Kernen um sich werfen. 12 Kerne braucht niemand in einem normalen Desktop / Spiele-PC. Da reichen 6 bis höchstens 8. AMD versucht es wohl wirklich wieder mit der Brechstange und mit Kernen abzulenken.

 

[Incredible Alk]

Hm, wenn man sich den schematischen Aufbau der Chiplets anschaut, dann sieht es nicht danach aus, als würde es derart große Latenzen innerhalb eines Chiplets geben.

Wenn es aber die Latenz zwischen den Chiplets ist, wäre das ziemlich gut, sogar so gut wie Intels Mesh.

Das hab ich mir auch sofort gedacht. Wenn da in einem Chiplet gemessen wird wäre es enttäuschend langsam, wenn zwei Chiplets miteinander reden wäre es verdammt schnell.

...oder es ist die Latenz zwischen einem Chiplet und dem Cache im I/O-Chip...

Naja, der 12-Kerner interessiert mich ohnehin nicht. Unter 16 fange ich nicht mehr an.

 

[sethdiabolos]

Ich glaub der 3700(X) wird ein sehr beliebter Prozessor werden, den werden Ende des Jahres hier viel Leute in der Sig stehen haben

Ich zum Beispiel, aber bisher sind die Ergebnisse noch durchwachsen und sind sogar um einiges schlechter als bei meinem 1700er (Taktbereinigt in etwa gleich). Klar kommen da noch Optimierungen und die haben hier auch nur Singlechannel-RAM genutzt, trotzdem lässt das grübeln, ob die Leistung tatsächlich viel besser wird.

 

[Mecker_Manni]

Lustig das AMD tausende kerne reinpacken muss um Intel pendants die eine vielzahl weniger besitzen zu „überholen“. Dann wird von „Fortschritt“ gelabert. Ich lach mal leise.