BigBoymann
BIOS-Overclocker(in)
Und in keinsterweiße steht dort irgend etwas von 8-Kern CCX. Das haben sich die AMD-Fanboys ausgedacht, dazu gibt es nichtmal einen Leak oder sonstiges, es beruht rein darauf das die Fanboys nicht den Unterschied zwischen Cache und CCX verstehen.
Genau das bedeutet ja das Wort LINEAR.
Nein, das ist kein Problem sondern die Lösung. Ansonsten müssten Spiele-Programmierer nicht nur die logik auf einzelne Threads aufteilen sondern tiefsten Zugriff aufs OS und die Hardware haben, ständig das gesammte System überwachen und eigenständig die Threads auf die Kerne lastbezogen verteilen - na dann viel Spaß bei den Entwicklungs
??? Nein? Komplet andere Architektur. Der Ring-Bus ist von dem her ein sehr effizienter schneller BUS. Bei Ryzen sind dagegen die CCD über das IF zusammengehängt, von Core1 auf CCX1 zu Core3 auf CCX2 gehen die Daten halt zuerst durch den Bus von CCX1, dann über das IF zum Bus im CCX2 und von dort zu Core3 - es sind einfach mehr Sprünge.
Und die CCX-Latenzen werden entsprechend steigen während sie das gegenteil vom alten Marketing (von wegen Monolithisch sei für 8 Kerne nicht geeignet) machen.
Aber von AMD-Seite her gibt es dazu einfach 0, Null, nada - reinste Spekulation.
Uhm.... Intel hat derzeit mehrere Bus-Strukturen, Mesh ist ein Bus der eben nach oben hin sogar deutlich besser skaliert (logaritmisch).
Nope, 5nm ist Teuer. Der gleiche Grund warum Nvidia erst jetzt von 12 auf 7 nm umsteigt - anscheind ist sogar ein 700mm² 12nm Chip günstiger als der selbe Chip in 7nm - sonst würden sie es ja nicht so produzieren lassen und ihrern eigenen Gewinn einschneiden.
Das ewige "wenn" - das Intel gerade mit den 14nm aufguss bei Anwendungen (auch in Sachen effizienz) wieder aufgeschlossen hat lassen wir mal neben vor.
Ich gebe dir ja bei allem Recht, aber zwei Fragen drängen sich mir auf.
1.) Der Nachteil des Mesh Systems ist in meinen Augen die notwendige Anzahl von Lanes die mit der Zahl der Kerne immer mehr steigt, daher meines Erachtens nach sehr teuer bei vielen Kernen.
Die Skalierung kann ich nicht genügend beurteilen, verstehe dann aber nicht, wieso eben die Xeons die meines Wissens nach Mesh nutzen im Vergleich noch weiter hinter die Threadrippers und Romes zurück fallen als es die Comet Lakes schon tun?
2.) Zum Ringbus schrieb ich ja genau das, er ist dem AMD System überlegen. Aber dies muss meines Erachtens nach auch mit dem Cache zu tun haben. Denn innerhalb eines CCX ist AMD ja schon langsamer, der einzige Vorteil der AMD Struktur mit dem Umweg IF ist die problemfreie Skalierung, daher auch 16 Kerne und mit Zen3 dann vieleicht sogar 32 Kerne.
Zum monolithischen Design, ich glaube nicht, dass man zurück geht, man mildert nur die Nachteile ab. Mit 8 Kernen pro CCX wird die Kommunikation ja deutlich beschleunigt, auch wenn noch niemand die Cache Struktur kennt (oder hab ich was verpasst?) Vieleicht erleben wir ja eine faustdicke Überraschung und bekommen einen Ringbus innerhalb des CCXs (wäre sowas denkbar?). Denke aber eben auch, dass wir mit Zen 3, spätestens mit Zen4 32 Kerne im Mainstream sehen werden.
