AMD Big Navi: 5.120 Shader und zehn Ausbaustufen für Navi 21?

[Bärenmarke]

Siehst Du- Gibst Du mir schon recht.

Wäre mir neu, dass ich dies irgendwo tue, aber dazu später mehr.

Schwaches rhetorisches Mittel ad Hominem und zudem schön meine Argumente verdreht, nämlich dass es eine Gratwanderung zwischen den einzelnen Größen gibt.
Vor lauter Verzweiflung versuchst Du nun wieder alles nur auf ein Merkmal umzubiegen.

Ein schwaches rhetorisches Mittel, interessant. Ist mir ehrlich gesagt neu, das Fakten aus der Vergangenheit nun als rhetorisches Mittel gelten, nur weil sie deine komplette Unwissenheit zum Vorschein bringen.
Und nein ich bin nicht verzweifelt, es ist nunmal Fakt, dass AMD früher durch eine wesentlich höhere IPC den Taktnachteil gegenüber intel ausgleichen konnten.

Dann belege mal, wo ich das behauptet habe. Leider stellst gerade Du Dein Unwissen zur Schau, weil Du Architektur mit Fertigung verwechselst.
Du solltest vielleicht mal Deine Pferde etwas im Zaum halten?

Wie wäre es mal, wenn du deine alten Postings anschaust? Anstatts hier dein rießiges Unwissen aller Welt zu präsentieren.
Ansonsten behalte deine billigen Anschuldigungen für dich, ich verwechsle in keinster Weise Architektur und Fertigung und in dem von dir zitierten Teil schon dreimal nicht. Vielleicht solltest du einfach mal richtig lesen&verstehen lernen?
Von daher ja du solltest die Pferde wirklich im Zaum halten, sowas lächerliches wie dein Posting habe ich schon lange nicht mehr gelesen, aber danke für den Lacher!

Nein- Aber Du stellst erneut Dein Fachwissen hier zur Schau!
Womit hatte AMD denn die letzten Generationen zu kämpfen? Und dann erkläre mir mal, wie es sein kann, dass AMD ja eine solch hohe theoretische Leistung mit seinen Karten liefert, aber trotzdem in Spielen TFLOP zu TFLOP (mit navi nur noch nen Ticken) langsamer ist...

Ich hab das mal oben für dich korrigiert, ich denke du meintest Fachwissen, denn Unwissen kommt nur von deiner Seite und leider sehr gewaltig.
Dir ist schon klar, dass Navi nicht GNC ist? Und das GNC für Gaming und auch den Computing Markt entwickelt wurde? Und das GNC beim Computing keinerlei Auslastungsprobleme hatte, auf die du aktuell anspielst, ist dir bestimmt auch bekannt? Bei so viel Unwissenheit befürchte ich aber leider, dass du dies in der Tat nicht weißt.
Mit Navi gibt es diese Probleme allerdings nicht mehr oder hast du da handfeste Beweise die dies widerlegen?
Dann zu deiner letzten Frage bezüglich der Tflops. GNC war eben für Gaming und Computing ausgelegt und hat im Gaming nicht die gesamte Leistung auf die Straße bringen können. Mit Navi sieht das allerdings viel besser aus, da sie eine Architektur haben, die sich rein auf das Gaming fokussiert. Ich hoffe ich konnte dir damit etwas Bildung nahebringen.
Des Weiteren sind Navi die aktuellen Karten und nicht die Vegas oder Polaris, von daher weiß ich nicht wieso du auf diesen drauf rumreitest? Soll ich jetzt auch noch Bezug auf "Thermi" nehmen?

Und wieder daneben. Du kannst in ein und demselben Prozess Hochtaktdesigns herstellen oder auf IPC, Density, Energieeffizienz optimieren. Wieder- Das ist ein Kompromiss aus allen Stellgrößen.

Nö goldrichtig. Du hast halt keine Ahnung, das ist das Problem... Wenn das alles so einfach ist wie du behauptest, wieso kann intel mit ihrer 10nm Fertigung dann nicht so hohe Taktraten erzielen? Müssen laut dir ja alles Idioten sein die dort arbeiten... Hätten sie da mal lieber dich gefragt.
Ansonsten gilt, dass man eben nicht mit jedem Prozess alles gleich gut fertigen kann, dafür braucht man sich ja nur mal die Prozesse der letzten 20 Jahre anschauen...

Ja- Sie lasten inzwischen besser aus, aber
Die Messungen von "IPC", die hier Takt per Takt 5700 vs RTX 2070 durchgeführt wurden sind EXTREM Workloadabhängig und damit auf Gedeih und Verderb an die Softwareauswahl gekoppelt.
Somit halten solche Vergleiche keinem Wissenschaftlichen Anspruch stand.

Einen wissenschaftlichen Anspruch, hast du mit keinem deiner Beiträge, da diese nie irgendwelche Belege beinhalten. Aber das nur mal am Rande...
Ansonsten würde ich sagen, dass Wolfgangs Test durchaus einer wissenschaftlichen Überprüfung standhalten würde, da er eben nicht nur ein spiel getestet hat sondern mehrere. Oder wie du sagtest, er hat mehrere Workloads verwendet
AMD Radeon RX 5700 und RX 5700 XT im Test: Architektur-Vergleich, Preis-Leistung, Custom Designs (Update) - ComputerBase
Aber habe ich gerne gemacht, jetzt kannst du deine Wissenslücke bezüglich Navi und Turing schließen.

Pack Deine wehenden Fahnen wieder ein - Es herrscht derzeit kein Gleichstand zwischen NVIDIA und AMD.

Ich brauch gar nichts einpacken, das dem so ist habe ich dir gerade eindrucksvoll bewiesen. An deiner Stelle, würde ich mich in die Ecke stellen und schämen, wenn ich so einen Quatsch (oder ist es schon die bewusste Streuung von Fake News?) hier verbeiten würde...

Genausowenig wie derzeit zwischen Intel und AMD.

Hab ich auch nie behauptet, da AMD bezüglich der IPC vor intel liegt.

AMD skaliert mit den Ryzens deutlich besser. Zu einer Architektur gehören nunmal ALLE Stellgrößen. Auch was eben der größte Chip seiner Sparte zu leisten vermag.
Cherrypicking hilft hier nicht weiter.

Wo ist denn da Cherrypicking? intel hat aktuell im Gaming Vorteile durch die besseren Latenzen, begünstigt durch ihr Design. Dieser Vorteil wird jedoch mit Zen3 und der Erweiterung eines CXX von 4 auf 8 Kerne hinfällig werden.
Bei Multicore Anwendungen sind sie eindeutig hintendran.

Was die Zukunft bringt, wird die Zukunft zeigen. Da brauche ich mich, wie ich jetzt bereits mehrfach feststellen musste im Detail garnicht mit Dir auseinandersetzen und darauf eingehen, welche unterschiedliche Ausgangslagen die GPU Entwickler bei der kommenden Generation haben.

Wenn man nichts zu einer Diskussion beitragen kann kommt man mit so einem Geblubber schon klar... Du kannst dich nicht im Detail mit so etwas auseinandersetzen, da dein einziger Antrieb AMD bashing ist. Ansonsten könntest du es ja fundiert dalegen, wieso AMD Probleme haben wird. Eine kurze Aufzählung würde da auch schon ausreichen:
- Problem 1
- Problem 2
- usw.

Aha- Jetzt gehts dann auch gleich weiter mit Deiner Trickkiste der rhetorischen Schmankerl. Schön nen Strohmann aufstellen.
Wäre mir auch neu, dass die aktuelle Generation eine schlechte IPC hätte. Habe ich aber nie irgendwo anders behauptet.

Ein schmankerl oder Strohmann sind da eher deine Postings
Was du geschrieben hast in dem Post davor, hast du offensichtlich schon vergessen?
Du hattest behauptet, dass man entweder eine hohe IPC oder einen hohen Takt haben kann, aber nicht beides zusammen. Und das habe ich am Beispiel intel widerlegt. Von daher nichts mit Strohmann

Das belegt nur wieder mein Beispiel, dass man daran sehen kann, wie sehr Intel AMD tatsächlich abgehängt hatte, wenn die ollen Kamellen Core by Core immernoch gegen die Ryzens anstinken können.

Das belegt gar nichts! Des Weiteren sind sie auch nur im Gaming vorne, aber stell deine Unwissenheit gerne weiter zur schau, Popcorn ist ready

Hmmm- Entscheidet wohl doch die Architektur mit, was in Sachen IPC bei gleichzeitig hohem Takt physikalisch und organisatorisch machbar ist...

Wo habe ich denn anderes behauptet? Bitte einen Beleg dazu und nicht immer so billige Unterstellungen!
Selbstverständlich entscheidet die Architektur, wie hoch man eine CPU in der Theorie takten kann. In der Praxis liegt die Limitierung allerdings am Fertigungsprozess!
Bestes Beispiel der Bulldozer von AMD, der war auch ein hochtaktdesign (was du ja bestimmt weißt) und Taktraten von 5GHz waren für die erste Generation angepeilt und wenn wir dann schauen was die Fertigung damals erlaubte, sind wir von den 5 GHz weit entfernt. Es waren nämlich nur 3,5 GHz drin, wenn ich mich nicht täusche.
Von daher nutzt dir das beste Design nichts, wenn deine Fertigung ******* ist... Aber das willst du irgendwie nicht verstehen?

Das ist doch alles völlig an der Realität vorbei. Drei Mal darfst Du raten, warum so massiv an IPC und Kernen geschraubt wird.... Im Verhältnis zur vorhergehenden fast linearen Steigerung der Taktfrequenzen von Node zu Node, sind wir an einer Mauer angelangt, gegen die sich physikalisch nicht gut drücken lässt.
Was Du hier nämlich sehr gekonnt unter den Teppich kehrst ist die Stagnation, die inzwischen im Leistungszuwachs sowohl der IPC als auch der Taktraten seit einigen Jahren massiv zu beobachten ist.

Das ist nicht an der Realität vorbei, das war die Realität! Wenn du zu der Zeit noch die Schulbank gedrückt hast und das eben nicht weißt ist es eine Sache, die dir auch keiner hier übel nimmt. Aber dann braucht man nicht permanent so einen Mist vom Stapel zu lassen!
Und an der IPC wird so fleißig geschraubt, weil man dann weniger abhängig vom Fertigungsprozess ist und fehlenden Takt ausgleichen kann, falls die Fertigung mal wieder ******* ist. Das Problem hat intel ja auch gerade oder was glaubst du, wieso 10nm nur für Server und Notebooks zum Einsatz kommt? Richtig, weil da nicht so eine hohe Taktrate benötigt wird.

Den Sachverhalt habe ich Dir im Vorhergehenden Post bereits geschildert und auch in diesem Post noch einmal angeschnitten.
Ja- AMD hatte eine Zeit lang Probleme mit ihren größten Chips eine entsprechende Effizienz zu erreichen.

Du hast gar nichts geschildert, außer mal wieder Unfug ohne Ende verbreitet
AMD hatte keine Probleme bezüglich großer Chips und Effizienz, nur weil Vega im Gaming nicht effizient war heißt das noch lange nicht, dass sie da ein generelles Problem hatten.
Wie oben schon erwähnt war GNC für Gaming und Computing und im Computing kann man die GPUs wunderbar auslasten und da sind sie auch sehr effizient. Daher frage ich mich wieso du dies unter den Tisch kehrst?
Des Weiteren hat Navi ja den Computing Ballast nicht mehr an Board...

Aber Du als notorischer Schubladensortierer kriegst Das in Deinen Kopf wohl aufgrund von kognitiver Dissonanz nicht ganz hin, einfach mal neutrale Personen aus dem Schubladendenken auszuschließen.

Deine Beleidigungen kannst dir gerne sonstwohin schieben, das gebe ich liebend gerne zurück!
Aber wenn man halt nur darauf aus ist zu bashen, muss man halt mit sowas kommen

AHa- Jetzt ist sie schon knapp besser. Dann drehen wir den Spieß mal um. Belege das doch bitte mal. Siehe dazu oben auch meine Ausführung in Sachen IPC und extreme Volatilität bezüglich der zu nutzenden Software.

Das war sie schon die ganze Zeit!
Aber gerne nochmal:
AMD Radeon RX 5700 und RX 5700 XT im Test: Architektur-Vergleich, Preis-Leistung, Custom Designs (Update) - ComputerBase
Und das du den Test nicht kennst, kaufe ich dir ehrlich gesagt auch nicht ab....
Ansonsten ist es mir im übrigen auch neu, wo du irgendwas belegt hast mit einem Test. Du hast die Architektur beleuchtet, das sagt jedoch nichts aus, wie viel Leistung letztendlich auf der Straße ankommt. Das hat Wolfgang mit seinem Test gemacht.

Ja- Auch eine hoher Taktfestigkeit ist super, eine niedrige Leistungsaufnahme auch ... Wo wir wieder beim Ursprungsthema wären, dass man nicht eine Größe allein betrachten kann.

Wo betrachte ich denn nur eine Größe? Du hattest doch behauptet, dass AMD den Joker Fertigungsvorteil schon gezogen hat und ich hab dir klar dargelegt, dass es aus Nvidias Sicht zu dem Zeitpunkt kein Vorteil war. Das es mehrere Punkte zu beachten gibt sollte jedem klar sein, aber du drehst es dir offensichtlich gerne hin wie du es brauchst.

Kannst Du tun...

Das wird auch so sein, aber du kannst gerne dein AMD insider Wissen preisgeben, dann wissen wir was wirklich der Grund war

Ich mach mir die Welt Widdewidde wie sie mir gefällt...
Leider hast Du im letzten Post, der nicht nur von Überheblichkeit, Anfeindung und unverschämten Andeutungen nur so strotzt, so viele Eigentore geschossen, dass Dein letzter Satz hier tatsächlich als Kirsche auf der Torte gesehen werden darf.

Ich weiß Fakten tun immer weh.
Du hast mir eine Frage gestellt, wieso es keine 10000 Kerne aktuell gibt und ich hab dir die Frage beantwortet. Aber wenn man nichts hat, muss man halt so eine Karte ausspielen, ist zwar traurig, aber kann ich aus deiner Sicht schon auch nachvollziehen.

Auf so einem Niveau diskutiere ich nicht weiter.

Das hast du halt leider auch nicht, da du nur auf bashing aus bist und nichts belegst....
Von daher kann man nur hoffen, dass du hier nicht weiter diskutierst. Zumindest bis du gelernt hast mit Fakten umzugehen und nicht permanent deine eigenen Fakten zu schaffen.

 

[eclipso]

Immer das gleiche, du schneidest ein Thema an und wunderst dich dann, dass andere darauf antworten.

Ich stelle hiermit jegliche Diskussionen mit dir ein, bietet mir einfach keinen Mehrwert. Du schmeisst soviel durcheinander und verpeilst auch einiges, wo soll man da anfangen?

Dafür darfste zum Abschluss noch behaupten, dass ich bestimmt keine Ahnung habe.

Was bitte? Ich schmeisse etwas durcheinander. HPC ist nicht vom Formfaktor abhängig. Ob das eine Grafikkarte ist oder ein "SMX_Modul" ist völlig belanglos. Volta sitzt auf einem Interposer und GA100 sitzt auf einem Interposer, mehr habe ich nicht geschrieben. Ob A100 oder weitere Abformen auf einem Interposer sitzen, macht sie nicht von einem Formfaktor abhängig. Genau darum sitzen sie auf einem Interposer. Es geht um die Flexibilität.

Willst du von mir Infos die nicht für die Öffentlichkeit bestimmt sind? Die kann ich dir nicht geben. Quadro ist eurer Aussage nach schon deshalb Teil von HPC, weil sie in Supercomputern verbaut wird. Richtig ist das sie für Graphics und Compute Verwendung finden kann.

Du kannst mich gerne auf ignor setzen, wo ich dich aber als "keine Ahnung" betitelt haben soll bzw. das irgendwo angedeutet hätte oder vorhabe, weiß ich echt nicht.

Edit sagt: ...falls es dich interessiert recherchiere einfach mal einen T4 als Inferenzserver. Das ist eine Insellösung auf Grundlage von V100 im Grafikkartenformat. Es gibt verschiedene Plattformen wie DGX, HGX, EGX, T4 und QVW. Alle werden dem Bereich HPC zugeordnet und man kann sich auf unterschiedliche "Container" registrieren (AI, Datascience und HPC als Teil von NGC). Gleiches gilt neuerlich für die DGX Station, einem Super-PC (als Insellösung) für KI.

 

[userguide]

Edit sagt: ...falls es dich interessiert recherchiere einfach mal einen T4 als Inferenzserver. Das ist eine Insellösung auf Grundlage von V100 im Grafikkartenformat. Es gibt verschiedene Plattformen wie DGX, HGX, EGX, T4 und QVW. Alle werden dem Bereich HPC zugeordnet und man kann sich auf unterschiedliche "Container" registrieren (AI, Datascience und HPC als Teil von NGC). Gleiches gilt neuerlich für die DGX Station, einem Super-PC (als Insellösung) für KI.

Du hast überlesen das darpa tatsächlich nur gefragt hat.. Er wollte nur wissen wie du das meinst, den Großteil dürfte die Abtrennung auch überfordern. NVidia ist da selbst Schuld wenn man jetzt Tesla zugunsten von AI, DS und HPC als Unterteilung aufgibt.

Die T4- und DGX-Station sind mit bis zu 4 GPUS ausgestattet die über PCIe angebunden werden. Das sind Edge-Server. SMX in Modulbauweise macht da für Firmen als Formfaktor kaum Sinn.

 

[eclipso]

Du hast überlesen das darpa tatsächlich nur gefragt hat.. Er wollte nur wissen wie du das meinst, den Großteil dürfte die Abtrennung auch überfordern. NVidia ist da selbst Schuld wenn man jetzt Tesla zugunsten von AI, DS und HPC als Unterteilung aufgibt.

Die T4- und DGX-Station sind mit bis zu 4 GPUS ausgestattet die über PCIe angebunden werden. Das sind Edge-Server. SMX in Modulbauweise macht da für Firmen als Formfaktor kaum Sinn.

HPC ist in jedem Fall nichts weiter als "Hochleistungsrechnen" und binded sich an eine Cuda AI, nichts weiter. Er hat nicht geschrieben "gefragt", sondern "er oder jemand antwortet". Es geht auch nicht um darpa.

Hier einfach mal lesen: Quadro RTX GPUs in the Data Center | NVIDIA

Es ist also viel komplexer, wie hier behauptet wird (oder wurde)!

Schönen Tag noch.

 

[ZeroZerp]

Wäre mir neu, dass ich dies irgendwo tue, aber dazu später mehr.

OK- Dann muss Dich einfach mal hier wohl einer gezielt aus Deinem aus Angriffen bestehenden Paralleluniversum holen:

Ich schrieb:

Ein die Leistung eines Produkts besteht nicht nur aus IPC.

Du schriebst:

Im Gegensatz zu dir, weiß ich sehr wohl, dass man durch IPC nicht alles ausgleichen kann.

Im ersten Halbsatz bezichtigst Du mich der Unwissenheit, dass IPC eben nicht die einzige Stellgröße sei, also das Thema das ich erst aufgebracht habe, nur um im zweiten Halbsatz dann meiner Ausführung Recht zu geben.

Dann stellst Du plötzlich wieder (tust Du regelmäßig) einen Strohmann auf:

Und nein ich bin nicht verzweifelt, es ist nunmal Fakt, dass AMD früher durch eine wesentlich höhere IPC den Taktnachteil gegenüber intel ausgleichen konnten.

Und jetzt bin ich auf den Nachweis gespannt, wo ich geschrieben hätte, dass AMD früher den Taktnachteil nicht über die IPC ausgeglichen hätte? Damals gabs die Berühmten + Ratings (Cyrix/AMD)

Du wirfst ein Thema auf und Diskutierst mit Dir selbst drüber:

Ansonsten behalte deine billigen Anschuldigungen für dich, ich verwechsle in keinster Weise Architektur und Fertigung und in dem von dir zitierten Teil schon dreimal nicht. Vielleicht solltest du einfach mal richtig lesen&verstehen lernen?

Schlüsseln wir auch das mal auf...

Ich schrieb ursprünglich:

Und Dir ist auch klar, dass AMD bereits den großen Joker "Fertigungsvorteil" gezogen hat und sich nur dadurch einem NVIDIA angleichen konnte?

Du schreibst daraufhin:

Nur hattest du behauptet, dass AMD hinten dran liegt was die Architektur betrifft und das sind sie von der reinen Shaderleistung eben nicht, da sind sie sogar minimal vor nvidia!

Ich daraufhin wiederum:

Dann belege mal, wo ich das behauptet habe. Leider stellst gerade Du Dein Unwissen zur Schau, weil Du Architektur mit Fertigung verwechselst.

Und dann kommst Du im gleichen Satz mit einem "Vielleicht solltest du einfach mal richtig lesen&verstehen lernen?".
Echt jetzt?

Eine weitere sinnlose Einlassung auf Deinen Post, der nur so vor einer latent aggressiven Haltung strotzt, erspare ich mir und den Mitlesern an dieser Stelle. Da kommt nichts mehr Produktives dabei rum, als sich Gegenseitig Ahnungslosigkeit zu unterstellen.

Die bist offenbar nicht in der Lage, dieses Thema nüchtern zu betrachten und verhaspelst Dich wohl deswegen in Deiner Argumentation. Ist ja oftmals nicht falsch, was Du schreibst, nur musst Du halt einfach den Zusammenhang wahren.
Dass Du das Thema nicht von der technischen Seite angehen kannst, beweist Du fortwährend mit Deinen Versuchen, das ganze wieder in einen Lager- oder Fanboykrieg umzudeuten bzw. mich da in eine Ecke bzw. Schublade scheiben zu wollen. Da beisst Du leider bei mir auf Granit, weil ich unter Anderem mit den Herstellern beider Lager mein Brötchen verdiene.
Ich liebe deshalb die Hersteller jeglicher Couleur, weil sie mir ein tolles Leben ermöglichen. Intel, AMD, NVIDIA etc. alles Spitze. Wenn sie Innovationen zu moderaten Preisen bieten - Noch besser.

Es ist kaltes Silizium. Also kein Grund sich aufzuregen....

*Beruhigungstablette reich*
*Kaltes Bier hinstell*

LG
Zero

 

[Locuza]

Wie oben schon erwähnt war GNC für Gaming und Computing und im Computing kann man die GPUs wunderbar auslasten und da sind sie auch sehr effizient. Daher frage ich mich wieso du dies unter den Tisch kehrst?
Des Weiteren hat Navi ja den Computing Ballast nicht mehr an Board...
[...]

Als wenig gebildeter Mensch würde ich gerne wissen was eigentlich der "Computing Ballast" bei GCN (Graphics Core Next) war, den Navi nicht mehr an Board hat?

 

[userguide]

Es ist also viel komplexer, wie hier behauptet wird (oder wurde)!

Ich habe das nicht angezweifelt. Auf jeden Fall ist die NVidia Aktie gerade nach der Dividende im Euroraum im Tiefflug, hast Du gestern den Button gedrückt?

Habe sie zum Glück vorher abgestoßen. Reicht mir.

Wünsche ich Dir auch und zurück zu Navi.

 

[gerX7a]

Ein letztes Mal: nVidia wird Chips aus bestehenden Funktionseinheiten abweichend zusammensetzen, es werden jedoch nicht Funktionseineheiten selbst verändert, das ist wirtschaftlich nicht tragbar. Beispielsweise die Tensor Cores v3 mit bfloat16 und TF32 werden sich in genau der gleichen Art auch in den Quadro's und Consumer-Karten wiederfinden. In letzteren beiden werden lediglilch RT Cores hinzu kommen und es wird die Anzahl der FP64-Einheiten reduziert (was jedeoch etwas anderes ist, als deren Aufbau verändern zu wollen).
Im Vergleich zum GA100 wird nVidia in den größeren Quadro's die gleiche Funktionalität bereitstellen (zzgl. RT Cores) und entsprechend wird sich die Funktionalität auch in den Consumer-Karten wiederfinden. Die Deaktivierung von (Teil)Funktionalitäten via HW-/SW-Straps/Treiber ist dagegen ein anderes Thema, das jedoch keinen Einfluss auf den relativen Transistorbedarf hat.
Konkret wird es voraussichtlich drei Designs geben: ganz oben der GA100, dem RT Cores fehlen und der über ein HBM2-Speicherinterface verfügt, dann die großen RTX-fähigen Chips die neben der GA100-Funktionalität zusätzlich über RT Cores verfügen und ganz unten im EntryLevel-Segment wird es wieder abgespeckte Ampere-Chips geben, denen man die Tensor und RT Cores nimmt und denen man dedizierte FP16-Einheiten hinzufügt um kleine, platzsparende, kostengünstige Chips zu ermöglichen. Alles dazwischen wird nur eine Skalierung des jeweiligen SM-Aufbaus darstellen.

Und die vermeintliche Segmentierung sieht nVidia zweifelsfrei nicht ganz so eng, wie hier mancher darzustellen versucht, wie man bspw. an der Quadro GP100, Quadro GV100, und Titan V sieht und zudem verwendet nVidia auch gleichermaßen Turing im Datacenter, so in Form der nVidia T4 (ehemals Tesla T4, ein TU104, quasi eine taktreduzierte 2070 Super), primär für AI-Inferencing-Workloads.
Die einzig harte Unterscheidung ergibt sich durch das Fehlen einer entsprechenden Anzahl FP64-Einheiten in den kleineren Chips, die für HPC-Workloads i. d. R. vorausgesetzt werden. Deutlich stärker boomen dürfte jedoch wohl der Bereich AI und entsprechend scheint nVidia hier auch seinen Fokus drauf zu legen, denn die Tensor Cores v3 scheinen die größte Überarbeitung darzustellen in Ampere (bfloat16, TF32, FP64, größere Matrix, Sparsity Feature und deutlich größerer Transistorbedarf), auch ohne dass man schon näheres zu den RT Cores weiß. Und die Quadro's eigenen sich für diesen industriell/wissenschaftlichen Workload gleichermaßen.
Beispielsweise eine Reduzierung der Tensor Cores in den kleineren Chips erscheint nicht übermäßig wahrscheinlich, denn die Leistung würde dann in den größeren Quadro's fehlen, sodass nVidia gezwungen wäre einen dedizierten Chip für die größten Quadro's aufzusetzen und diesen wiederum könnte man nicht Yield-optimierend in HighEnd-Consumer-Produkten mitnutzen, da hier dann eine flächentechnische Benachteiligung im Vergleich zu den kleineren Chips vorliegen würde, was die relative Leistungssteigerung erschwert.
Am Ende wird es voraussichtlich darauf hinauslaufen, dass lediglich einige FP64-Einheiten entfallen (30 pro SM) und RT Cores hinzukommen; der Rest der Funktionalität bleibt erhalten unnd voraussichtlich auch der Großteil des sonstiges SM-Aufbaus, denn wie auch schon der GV100 ist auch der GA100 ein vollwertiger Grafikchip.

In einigen Wochen werden wir mehr wissen, denn die Quadro's dürften nicht mehr allzu fern sein.

Mit 50% P/W kommen wir locker unter 300W und das bei deutlich höherer Leistung als bei einer 2080ti. Diese Effizienz muss Nvidia dann auch erst einmal bieten.
[...]
Mir ging es in dem Post auch nur darin, dass AMD hinsichtlich Effizienz auf Nivida jetzige Generation locker aufholen kann.

Wie ich schon zuvor erklärte; diese Diskussion ist müßig. Einerseits liegen nur Gerüchte und keine Fakten vor, die Ableitungen zulassen, andererseits ist an AMDs Marketingaussage "+50 % Perf/Watt" nicht besonderes dran, denn AMD vergleich hier nur reltiv zu seiner durchwachsenen Vorgeneration *).
Eine 2080 Ti erreicht rd. 14,2 TFlops und hat eine TDP von um die 200 W, eine 5700XT hat eine TDP von um die 155 W. Bringt man letztere auf das Niveau einer Ti und nimmt einen ebenfalls linear steigenden Verbrauch an, dann hätte ein derart vergrößerter Navi auch +45,6 % TDP, also rd. 226 W TDP; offensichtlich hat AMD nicht einmal ansatzweise die 7 nm-Möglichkeiten ausgenutzt und gemäß WikiChip soll Navi 10 gar bereits im moderneren N7P gefertigt werden (2nd Gen 7 nm, während nVidia bei Turing noch einen 16n nm-Prozes verwendet, konkret den 12FFN).
Man darf also davon ausgehen, dass AMD die "+50 % Perf/Watt" auf jeden Fall liefern wird. Und ebenso wird nVidia hier bzgl. RDNA2's Effizienz zweifelsfrei nichts unterschätzt haben (wie es zuvor irgendwo zu lesen war), denn die verwenden selbst TSMCs 7 nm und wissen daher sehr genau was mit dem Prozess möglich ist.
Darüber hinaus, wie ich schon schrieb, hat nVidia mit dem GA100 beträchtliche Perf/Watt-Zugewinne realisiert. Ampere erreicht hier um die +77 % bis +79 % Perf/Watt bezogen auf Tensor Cores TFlops FP16- und INT8-Performance (und das bereits ohne das Sparsity Feature einzurechnen). nVidia konnte also deutlich mehr Leistung mithilfe des neuen Fertigungsprozesses realisieren.
Wo AMD hier am Ende Perf/Watt-technisch landen wird, bleibt somit vorerst abzuwarten. Wovon man jedoch schon einmal gesichert ausgehen kann, ist, dass AMD nVidia zweifelsfrei nicht abhängen wird. Im best case werden sie aufschließen können (+/- ein paar Prozent).

*) "Durchwachsen" weil auf dem Papier offensichtlich viel mehr möglich gewesen wäre, AMD das Potential aber (ggf. bewußt) nicht ausgeschöpft hat. P/L ist ein anderes Thema und da ist Navi 10 recht gut platziert ... was auch nicht verwundert, denn sonst würde der sich nicht verkaufen.

 

[eclipso]

Als wenig gebildeter Mensch würde ich gerne wissen was eigentlich der "Computing Ballast" bei GCN (Graphics Core Next) war, den Navi nicht mehr an Board hat?

Würde mich auch interessieren, wobei man Anteile von dem "Ballast" bei Navi10 als "Hybride" aus GCN und RDNA sogar verdoppelt hat. IPC Steigerung habe ich hier auch gelesen? GCN stand für mehr, bei höherer Packdichte auf kleinerem Raum. Aber was soll's, Influencer halt.

Ich glaube hier wird sich nur noch sinnlos zugetextet.

der Rest der Funktionalität bleibt erhalten unnd voraussichtlich auch der Großteil des sonstiges SM-Aufbaus, denn wie auch schon der GV100 ist auch der GA100 ein vollwertiger Grafikchip.In einigen Wochen werden wir mehr wissen, denn die Quadro's dürften nicht mehr allzu fern sein.

Es geht ja nicht nur um Funktionalität sondern um Rechendichte, Flexibilität und Leistung. Wenn sich eine Architektur auf verschiedene Bereiche anpassen lässt um so besser. Letztlich ist es eine universelle Infrastruktur und besser kann's einem dabei nicht gehen wenn man an die Skalierbarkeit denkt. Vermutlich wird AMD mit RDNA2 nichts "anderes" versuchen.

 

[gerX7a]

Vega 20 ist weitestgehend ein Shrink mit nur geringfügigen Überarbeitungen. Die augenscheinlich "größte" ist, dass die SPs nun FP64 bis zu 1:2 berechnen können. Darüber hinaus gibt es nur wenig neues. Entsprechend mäßig performt die Karte im Gaming auch relativ zu dem, was man bei den Eckdaten auf dem Papier (7 nm, höherer Takt, 1 TiB/s) erwarten könnte. Das liegt schlicht an der überalterten Vega-Architektur und weniger an irgendwelchem Ballast.

"Getting back to Vega 20's design then, the other step AMD has taken to reduce the complications and cost of 7nm is by sticking to a die-shrink of a known architecture. Here AMD has added optimizations over Vega 10, but they did not risk a large redesign. Basically it's the logic behind the ‘tick’ of Intel’s old ‘tick-tock’ strategy.
In fact Vega 20 is such a straightforward shrink of Vega 10 in this manner that, outside of the number of memory controllers, all of the other functional unit counts at the same. The GPU packs 64 CUs and 256 texture units segmented into 4 Shader Engines, which in turn are paired with 64 ROPs and AMD's multi-queue command processor."

Vega 20: Under The Hood - The AMD Radeon VII Review: An Unexpected Shot At The High-End

 

[eclipso]

Das habe ich vor Wochen schon mal eingeworfen. Man sollte vllt. an Polaris20 denken. Für den Mainstream reicht das völlig. Ob AMD überhaupt Nv die Stirn bieten will, unbekannt. Der Turing- und Amperekiller entstammt doch eher gehyptem Wunschdenken.

Angekündigt hatten sie eine 4K-fähige Karte, die sie vermutlich auch bringen werden, inklusive einer DXR IP. Das muss aber kein 3080ti Killer sein. Würde ihnen sowieso keiner abkaufen.

Edit sagt: ... zu vermuten ist 10 bis 15% schneller als eine 2080ti was bei vergleichbarer RT Leistung und Effizienz, was ein riesiger Sprung für AMD wäre. Nv deutete schon an das TSMC's 7nm da AMD behilflich sein könnte (vermutlich den Takt anheben zu können), was das größte Manko unter GCN war. Dann explodierte der Energiebedarf völlig und die Wärme muss man bekannterweise irgendwie abführen können. Vega20 hat diese Gene noch. Nahezu wird die abrufbare Leistung durch Tjunction bestimmt und Hotspottemps.

 

[gerX7a]

Ich weiß auch nicht warum sich das Gerücht so hartnäckig hält. Wahrs. versteht man nicht, was die Strategie dahinter war.
AMD hatte im stark wachsenden HPC- und vor allem AI-Markt nichts nenennswertes anzubieten. Das potenteste war immer noch Vega 10 (aus 2016/17) in den Radeon Pro-Karten und in der MI25, die lediglich INT8 bot und auf 768 GFlops FP64 beschränkt war. Für eine komplette Neuentwicklung hatte man weder das Geld noch die Ressourcen, um so mehr, als dass absehbar war, dass die Absatzmöglichkeiten beschränkt sein würden *), wenn man die erdrückende Konkurrenz von nVidia in diesem Segment berücksichtigt.
Also machte AMD das, was es schon seit Jahren macht. Es greift in die "Mottenkiste" und kramt da etwas für eine Zweit- oder gar Drittverwertung heraus. Ein in diesem Fall durchaus sinnvoller Ansatz, der kosteneffizient ist und dennoch etwas Brauchbares hervorbrachte, jedoch von vorne herein nicht den Anspruch hatte die Konkurrenz "zu überrollen".
Die Radeon VII war nur ein Abfallprodukt der Instinct-Produktion und als die preistechnisch im Markt zu weit gefallen war, nahm man sie schnell wieder aus dem Programm. Und mittlerweile scheint sich auch nicht mehr die MI50/16GiB nennenswert zu verkaufen, denn ansonsten hätte man nicht die Radeon Pro VII für nur noch um die 2100 € auf den Markt geworfen, die nahezu den vollen Funktionsumfang der MI50 aufweist, die ursprünglich min. 2,5x so teuer war.
Das Problem ist schlicht marktstrategischer Natur. Man kann nicht einfach von 0 auf 100 durchstarten ohne immense Geldsummen zu verpulvern. Wenn man im Markt gar nicht präsent ist wird man nicht wahr- und ernstgenommen, wenn man direkt den Markführer schlagen will, wird das überproportional große Aufwendungen an Geld und anderen Ressourcen erfordern. AMDs Datacenter/HPC/AI-Plan dürfte ein langfristiger sein, mit bspw. den MI25, MI60/50 als ersten Achtungserfolgen a la "Hallo wir sind auch da und können auch was" und jetzt hat man sich eine bessere wirtschaftliche Position erarbeitet, wo man dem Thema auch mehr Ressourcen zukommen lassen kann und das führt nun zu CDNA, einer seit langer Zeit neuen oder zumindest umfangreich überarbeiteten Architektur, die AMD nicht für einen Kunden wie Apple, Sony oder Microsoft fertigt, sondern für seine eigenen HPC-Pläne. Und AMD ist hier noch längst nicht am Ende des Weges angekommen, den nVidia's Ressourcen und auch KnowHow dürften hier als weitaus höher einzuschätzen sein. Das leidige Ökosystem-, Treiber- und Kompatibilitätsthema ist nur eines und das ist nun einmal schlicht indirekter Ausdruck beschränkter Ressourcen, die natürlich ihren Tribut fordern. Man wird sehen wie das weitergeht.

Mit dem Markteintritt von Intel in diesem Segment wird es auf jeden Fall nicht einfacher für sie und das schon fast unabhängig davon wie gut oder schlecht Intel performen wird, denn dass Intel hier völlig unbrauchbare Hardware auf den Markt werfen wird, erscheint abwegig, zumal sie weitaus mehr Ressourcen haben, eine konsistente, hochgradig integrierte Plattform auf die Beine zu stellen.

*) Beispielsweise bisher gibt es nur ein einziges System in den Top500, das in nennenwertem Umfang Vega 20 nutzt. Dagegen gibt es immer noch 12 Systeme mit dem ausgelaufenen Xeon Phi in der Liste und das schnellste rangiert auf Platz 7, währen das eine, kleine AMD-System auf Platz 244 "rumdümpelt".
Instinct und auch bspw. Naples haben in der Industrie keine nennenswerte Beachtung gefunden, waren für AMDs wirtschaftlichen Weg und ihr Wachsum jedoch dennoch wichtig und notwendig ... und dabei fiel so nebenbei halt auch so etwas wie eine Radeon VII vom Baum.


Mit Blick auf RDNA2 die interessanteste Frage ist für mich derzeit, ob sich das Gerücht bzgl. einem vermeintlich weiterentwickelten RDNA2 für dedizierte GPUs bewahrheitet oder ob sich hier tatsächlich nur die in 2018 entwicklete Architektur ihren Weg auf den PC bahnt.
Wenn man die Roadmap berücksichtigt, scheint wohl eher letzteres der Fall zu sein, da dort schon RDNA3 erscheint, was hier erneut nur eine Zweitverwertung bedeuten würde, sodass AMD hier primär wieder über die P/L-Schiene vermarkten wird. - Ich bin gespannt, lasse mich aber auch gerne positiv überraschen ...

 

[eclipso]

Ist sicher auch eine Frage des Preises. Vega20 ist klar HPC. Daher waren grundlegende Änderungen zu Vega10 auch nicht Absicht, verbessert hat mit die Leistung indem man die Register der Shader-Einheiten leicht überarbeitete, um eine höhere Datenlokalität sicherzustellen; und statt der 32 Sensoren dann 64 zur Überwachung einsetze, was den Takt deutlicher ansteigen lässt. Vor allen war es ein preiswerter Shrink, um Erfahrungen unter 7nm zu sammeln, die ihnen zum Vorteil werden können, den Abstand zu Nv deutlicher zu verringern.

Wenn man sich mit Vega20 mal beschäftigt, dann wird einem bewusst das man mit geringerer Spannung den gleichen Takt halten kann. Eins der Probleme auch im Fertigungsverfahren und der damit verbundenen Güte, dann Serien-/Streuung vermutet werden kann. Dann prügelt man halt auf das Design ein.

AI/KI-Konkurrent zu Nv werden sie nicht, da dürfte eher Intel irgendwann um die Ecke kommen. So große Design (800mm²+) kauft ihnen bei derzeitiger IP kein Mensch ab.

Vor allem war es unter der Corefabric von Vega20 möglich, bisher kritische Funktionsblöcke unter Vega10 weiter stabil ans Limits zu treiben, genau dafür steht dieser Node und die Erfahrungen daraus. Wenn man das so sieht, wird man auch feststellen das Vega20 für AMD der erste Wurf war. Trotzdem bleibt der Chip an sich ein HPC Design, wo die Leistungsaufnahme nicht limitierender Faktor ist. Das Ding kann wie V100 auch 400W schlucken. Vor allem die 1:4 FP-Ratio war seine Stärke gegenüber Nv.

 

[Locuza]

[1]Ein letztes Mal: nVidia wird Chips aus bestehenden Funktionseinheiten abweichend zusammensetzen, es werden jedoch nicht Funktionseineheiten selbst verändert, das ist wirtschaftlich nicht tragbar. Beispielsweise die Tensor Cores v3 mit bfloat16 und TF32 werden sich in genau der gleichen Art auch in den Quadro's und Consumer-Karten wiederfinden. In letzteren beiden werden lediglilch RT Cores hinzu kommen und es wird die Anzahl der FP64-Einheiten reduziert (was jedeoch etwas anderes ist, als deren Aufbau verändern zu wollen).
Im Vergleich zum GA100 wird nVidia in den größeren Quadro's die gleiche Funktionalität bereitstellen (zzgl. RT Cores) und entsprechend wird sich die Funktionalität auch in den Consumer-Karten wiederfinden. Die Deaktivierung von (Teil)Funktionalitäten via HW-/SW-Straps/Treiber ist dagegen ein anderes Thema, das jedoch keinen Einfluss auf den relativen Transistorbedarf hat.
Konkret wird es voraussichtlich drei Designs geben: ganz oben der GA100, dem RT Cores fehlen und der über ein HBM2-Speicherinterface verfügt, dann die großen RTX-fähigen Chips die neben der GA100-Funktionalität zusätzlich über RT Cores verfügen und ganz unten im EntryLevel-Segment wird es wieder abgespeckte Ampere-Chips geben, denen man die Tensor und RT Cores nimmt und denen man dedizierte FP16-Einheiten hinzufügt um kleine, platzsparende, kostengünstige Chips zu ermöglichen. Alles dazwischen wird nur eine Skalierung des jeweiligen SM-Aufbaus darstellen.
[...]
Am Ende wird es voraussichtlich darauf hinauslaufen, dass lediglich einige FP64-Einheiten entfallen (30 pro SM) und RT Cores hinzukommen; der Rest der Funktionalität bleibt erhalten unnd voraussichtlich auch der Großteil des sonstiges SM-Aufbaus, denn wie auch schon der GV100 ist auch der GA100 ein vollwertiger Grafikchip.

[2]*) "Durchwachsen" weil auf dem Papier offensichtlich viel mehr möglich gewesen wäre, AMD das Potential aber (ggf. bewußt) nicht ausgeschöpft hat. [...]

1.) Ich finde doch schon, dass sowohl Nvidia, als auch bald AMD extra Würste für die Märkte kochen, wo einige Funktionseinheiten angepasst sind, wobei es relativ ist was man als "Funktionseinheit" ansieht.
Angefangen hat es aus meiner Sicht bei Nvidia mit dem GP100 (Pascal).
Das war die erste GPU die es gar nicht für Konsumenten zum kaufen gab, Sie war Marktexklusiv für HPC/Datacenter.
Und statt 128 ALUs pro SM gab es nur 64, daneben war der Shared Memory 64KiB groß, gegenüber 96KiB beim "Consumer"-Pascal, also effektiv gab es mehr Register/Cache pro ALU und die Anzahl an möglichen Threads die der Warp-Scheduler für einen SM verteilen konnte, lag dennoch bei 2048 Threads.
Aus meiner Perspektive ist das eine veränderte Funktionseinheit.

Weiter ging es mit dem GV100, welcher auch fast Marktexklusiv war, denn außer als 3000$ teure Titan V gab es keine Modelle für den Konsumenten zu kaufen .
Turing stellt dabei eine Weiterentwicklung der Volta-Architektur dar, allerdings auch so angepasst, dass es eher AI und Gamer anspricht und Volta nicht ersetzt.
Der FP64-Durchsatz wurde auf ein Minimum reduziert und der L1$/SM wurde von 128KiB auf 96KiB reduziert, zusammen mit der Bandbreite die nur noch bei der Hälfte liegt
Statt 8 gibt es auch nur noch 4 Load/Store-Units, ebenso wurde die maximale Thread-Anzahl vom Scheduler von 2048 Threads auf 1024 reduziert.
Demgegenüber stehen bessere Tensor-Cores (v2) gegenüber, welche auch INT-Operationen beschleunigen und eine Scalar-Unit mit dedizierten Registern wie bei GCN/Navi.
Also querdurch mehrere Unterschiede bei einer oder mehreren Funktionseinheiten.

Sollte Nvidia ähnlich bei Ampere vorgehen, wie bei Volta und Turing, könnte man sich mehrere Unterschiede vorstellen, vielleicht werden es auch weniger sein.
Wie du gesagt hast, darf man es als garantiert ansehen, dass es nur ein FP32 zu FP64-Verhältnis von 1:32 geben wird und die Tensor v3 Cores könnten auch Modifikationen erleben und nicht nur unverändert übernommen werden.
Da kommt es dann darauf an, wie viel von den Transistoren und Datenleitungen für die unterschiedlichen Operationen geteilt werden.
Je nachdem würde ich BFLOAT16-Support erwarten, aber das Design könnte schlanker sein, wenn man FP64/TF32-Support nicht inkludiert und wenn man schon andere Dinge anpasst, wäre es für mich auch nicht verwunderlich wenn man hier auch ansetzt und nicht garantiert Copy&Paste verwendet.

Bei der L1$/SM-Größe werden es vielleicht 128KiB werden, erneut mit reduzierter Bandbreite und weniger Load/Store-Units.
Zumindest beim L2$ mit 48MiB () darf man deutliche Einschnitte erwarten.

2.) Also bewußt Potential NICHT ausschöpfen tut sicherlich niemand in einem so sportlichen Konkurrenzkampf.
Der zeitliche Projekte-Rahmen ist dann meistens der Grund, wieso weitere Verbesserungen es ins Produkt nicht schaffen.

Würde mich auch interessieren, wobei man Anteile von dem "Ballast" bei Navi10 als "Hybride" aus GCN und RDNA sogar verdoppelt hat. IPC Steigerung habe ich hier auch gelesen? GCN stand für mehr, bei höherer Packdichte auf kleinerem Raum. Aber was soll's, Influencer halt.
[...]

Da brauche ich jetzt auch eine genauere Ausführung des Gesagten.
Navi10 ist RDNA(1), insofern ergibt es keinen Sinn von einem Hybriden aus GCN und RDNA zu sprechen.
In der Gerüchteküche gab es am Anfang so eine nichtssagende Behauptung, wie Navi 1X sei ein Hybride aus GCN und RDNA, aber was sind die hybride Anteile?
Und was ist RDNA dann? RDNA2?
Einfach Unsinn würde ich sagen in diesem Bezug.

Für RDNA2 sind offiziell "IPC-Improvements" angekündigt.
https://www.igorslab.de/wp-content/uploads/2020/05/RDNA-3.png

 

[Technologie_Texter]

wobei man Anteile von dem "Ballast" bei Navi10 als "Hybride" aus GCN und RDNA sogar verdoppelt hat.

Was soll man da bitte verdoppelt haben?

 

[eclipso]

Für RDNA2 sind offiziell "IPC-Improvements" angekündigt.

Vor allem sind es 3.

Den Rest einfach als Stuss abtun, sonst gibt es wieder einen "Kopf und Kragen" Diskurs.

 

[gerX7a]

1.) Ich finde doch schon, dass sowohl Nvidia, als auch bald AMD extra Würste für die Märkte kochen, [...]

1) Es hat ja auch niemand behauptet, dass diese großen Chips in Consumer-Karten verfügbar (gewesen) sein soll(t)en. Darüber hinaus hat man den GP100 dennoch auch zusätzlich neben SXM-Karten in eine reguläre Karte a la Quadro GP100 gesteckt und in der gleichen Art, gab es vom GV100 auch neben SXM-Karten für das Datacenter Varianten als reguläre Einsteckkarten, so bspw. als Tesla V100 (die sich auch vornehmlich an das Datacenter richtete) aber halt eben auch die Quadro GV100 *) und darüber hinaus gab es noch bspw. die Titan V, die sich explizit an den (semi)professionellen Bereich richtete und nicht für das Datacenter konzipiert wurde. Alles (semi)professionelle Karten, die nicht ausschließlich das Datcenter als Markt im Visier hatten.

Und wie schon zuvor erklärt, bspw. bfloat16 wird man in den Quadro's brauchen, ebenso wie TF32. Das kann man dort nicht wegrationalisieren, d. h. wenn nVidia nicht noch einen dedizierten Quadro-Chip designed hat **) wird man hier die gleichen Funktionseinheiten unverändert übernehmen und wenn die sich erneut die Basis mit den Consumer-Karten teilen, werden auch diese zumindest im Silizium diese Funktionalität besitzen.
Was man auf den Quadro's zumindest deaktivieren könnte, wäre die FP64-MMA-Funktionalität, was zumindest auch konsistenter erscheinen würde, denn es ist nicht übermäßig wahrscheinlich, dass nVidia von seinem 1:32-FP64-Schema abweichen wird. Aber nur dafür würde man nicht die Tensor Cores überarbeiten. Und gesichert ist das zudem ebensowenig, denn man kann durchaus argumentieren, dass man diese Funktionalität zu Entwicklungszwecken auf den Profikarten aktiviert lässt (denn dafür bezahlt der Kunde ja auch ordentlich).

Bei den Caches wären Anpassungen möglich, so bspw. beim außerhalb der GPCs liegenden L2 sind min. proportionale Anpassungen zu der Anzahl der implementierten SMs wahrscheinlich, aber bei einer so kleinteiligen Dískussion waren wir dann doch noch nicht.
Darüber hinaus würde ich aber nicht zwingend erwarten, dass nVidia bspw. den L1 reduziert, insbesondere nicht, wenn man die RT-Leistung signifikant erhöhen will, möglicherweise gar mit einem nur durchgängig GDDR6-basierten Speicherinterface.
Hinzu kommt auch hier erneut das Problem, dass eine übermäßige Verkleinerung erneut die Quadro's ausbremsen würde, insbesondere, wenn denen deutlich weniger Speicherbandbreite zur Verfügung steht und die dann zusätzlich auch noch ECC implementieren müssen.

*) Und entgegen der Telsa V100 ist die Quadro GV100 ganz klar für Workstations ausgelegt gewesen: "The NVIDIA Quadro GV100 is reinventing the workstation to meet the demands of next-generation ray tracing, AI, simulation, and VR enhanced workflows. It’s powered by NVIDIA Volta, delivering the extreme memory capacity, scalability, and performance that designers, architects, and scientists need to create, build, and solve the impossible."
Eine vermeintlich harte Trennung, bspw. a la "Volta war nur für HPC" ist also unzutreffend (zumal HPC auch nicht gleich AI ist, aber das ufert jetzt aus )

**) Ein solcher zusätzlicher Chip würde aber zusätzliche Probleme bzgl. der Chipausbeute mit sich bringen und zudem wird es in absehbarer Zukunft sicherlich auch den GA100 in Form einer PCIe-basierten Einsteckkarte geben, vielleicht gar wieder unter dem Quadro-Brand. (Bei Pascal und Volta hat das so jeweils 9 - 12 Monate gedauert.)

2) AMD hat RDNA und RDNA2 nahezu zeitgleich entwickelt (sofern das überhaupt voneinander unabhängige Entwicklungen waren, was zum. ich pers. bezweifele). Die Konsolen-SoCs wie auch Navi werden ihr Tapeout alle bereits in 2018 gehabt haben. AMD hätte sich RDNA auch gleich sparen und direkt RDNA2 bringen können, jedoch haben sie vertragliche Regularien daran gehindert und selbstredend durften sie nicht einfach etwas sehr RDNA2-ähnliches vorzeitig auf dem PC auskoppeln, weil das nicht weniger ein Vertragsbruch gewesen wäre. Infolgedessen kann man hier schon davon Reden, dass sie nicht alle Möglichkeiten ausgeschöpft haben, bzw. nicht durften, weil die IP exklusive für ihre Auftraggeber vorgesehen war.
In der gleichen Art kann man übrigens auch davon ausgehen, dass der Aufwand noch einmal Old-Vega zu pimpen, um es mit Zen2 in Renoir zu verheiraten, auf die gleichen vertraglichen Einschränkungen zurückzuführen ist. Ein Renoir mit Navi oder gar gleich RDNA2 wäre schlicht ein fast vollwertiger Konsolen-SoC gewesen und das min. 10 Monate bevor letztere überhaupt in den Markt kommen würden. Dass Sony und Microsoft etwas dagegen haben würden, ist leicht nachvollziehbar.
Ich denke schon, dass man hier technisch bewußt tief gestapelt hat um übergangsweise Navi 10 auskoppelte und etwas Revenue zu generieren, denn bereits der N7 hätte deutliche Zugewinne ermöglicht, von denen AMD kaum Gebrauch gemacht hat und architektonisch, wie oben bereits geschrieben ...
Darüber hinaus befand sich der N7 schon seit April 2018 in der HVM und war schon längst ausgereift und laut WikiChip nutzt Navi gar schon den optimierten N7P, der noch einmal etwas mehr Leistung oder Powersavings ermöglicht als der N7.
Und wenn man sich dann noch ansieht, welche beträchtlichen Effizienzsteigerungen nVidia realisiert hat mit Ampere, von denen der Großteil voraussichtlich auf den Node-Wechsel zurückzuführen sein wird (immerhin ein Spung um einen ganzen oder gar 1,5 Full-Nodes) und wenn man bedenkt, dass AMD weiterhin den N7P nutzen wird mit RDNA2 (der N7+ ist höchst unwahrscheinlich aus diversen Gründen, aber selbst der würde die Betrachtung nicht wesentlich verändern), dann bleiben AMD für ihre versprochenen "+50 % Perf/Watt" nur architektonische/implementationstechnische Möglichkeiten zur Realisierung und das würde bedeuten, dass man schon einiges "auf der Straße liegen lassen hat", denn andernfalls könnte man so einen Sprung jetzt nicht realisieren.

Bzgl. nVidia wird man wohl nicht allzu lange warten müssen, die Quadro's würde ich wieder zur Siggraph erwarten. Jedoch scheint es nicht unbedingt so, als wenn AMD zeitnah mit RDNA2 ums Eck käme. Weiteren Gerüchten nach scheint Zen3 sich tatsächlich in Richtung "late, late in 2020" zu verschieben, ggf. gar nach dem Konsolen-Launch und da derartige Äußerungen seitens AMD unisono für Zen3 und RDNA2 auch zusammen getätigt wurden, könnte es sein, dass das AMD-Consumer-Update tatsächlich insgesamt erst sehr spät erfolgen wird. Man wird sehen ...

 

[Locuza]

@gerX7A

1.) Die Quado-Argumentation ist gut, ich habe sie schon vorher gelesen, aber irgendwie rausgefiltert.
Eine gewisse Funktionsgleichheit für Programmcode und CUDA als Softwareversklavung, ich meine Ökosystem, ist wichtig.
Rein design-technisch stelle ich mir das streichen von FP64/TF32, als sehr gewinnbringend vor.
Zumindest die Wegrationalisierung von FP64 erscheint mir als guter Kandidat, wobei wie gesagt, es kommt darauf an wie intern die Datenpfade verlaufen und was geshared wird und was nicht.
Je nachdem würde sich das gar vom Design nicht wirklich lohnen, da Hand anzulegen.

2.) Wir hatten die Diskussion schon einmal und das Szenario klingt nach wie vor wahnsinnig für mich und ergibt keinen Sinn in der Konstellation.
AMD hätte sich zum Sklaven von Sony und/oder MS gemacht, dabei haben sie eine sehr gute Verhandlungsposition, denn einfach zu Intel oder Nvidia konnten Sony und MS nicht gehen, AMD war praktisch alternativlos, schon wieder.
Warum sollte sich dann AMD in Ketten legen? Springt etwa massiv mehr Geld heraus, als letztes mal?
Und was haben Sony oder Microsoft großartig davon?
Wäre AMD der einzige Player auf dem Markt, wäre es teilweise noch nachvollziehbar, aber AMD zu schwächen, während Nvidia und Intel tanzen können wie sie wollen und gute Produkte abliefern, während AMD irgendein gerupftes Huhn anbieten muss, ja ne.
Es ist mir nicht bekannt, dass jemals ein Konsolendeal zu irgendeinen zeitexklusiven lockdown geführt hat, im Gegenteil ist es lustig wie offen IP geshared wurde, worin andere investiert haben.
IBM hat mit Sony gemeinschaftlich den Cell entwickelt und während das Projekt und einige Komponenten nicht an MS preisgegeben werden durften, haben die das PPU-Design einfach MS angeboten und drei mal verbaut, die Technik in der Xbox360 wurde indirekt von Sony mitfinanziert.
Bei der PS4/Xbox One Generation das Gleiche, extra Arbeit oder Wünsche von Sony für verbesserte ACEs oder Volatile-Bits haben es auch in die Xbox One geschafft.
Und AMD selber hat zwei GCN2-Ableger (dGPU Bonaire und Kabini APU) Monate vor beiden Konsolen gelaunched.

Bei Renoir würde ich auch überhaupt nicht davon ausgehen, dass Verträge der Grund dafür waren.
Da kann man auch in die Vergangenheit schauen, wo es noch gar keine Konsolendeals mit entsprechender Technik gab.
Die erste APU Llano hat eine ältere VLIW5 GPU verwendet, obwohl ein halbes Jahr früher Cayman mit VLIW4-Technik veröffentlicht wurde.
Bei Trinity im Prinzip das gleiche, es gab dann Piledriver mit VLIW4 iGPU, irgendwann im Mai 2012, während Tahiti schon anfangs 2012 verkauft wurde (Ende 2011 noch präsentiert und getestet).
Cape Verde wurde im Februar 2012 gelaunched und Pitcairn im März, man hatte also drei GCN-Chips für Mainstream bis High-End Monate vor Trinity auf dem Markt.
Es gibt auch andere Besonderheiten, zum Beispiel gab es keine APU mit GCN1-Technik, ebenso nicht mit GCN4, wurde übersprungen.
Dämlich in Bezug auf Renoir wäre es auch eine Klausel zu haben, die RDNA1 dGPUs erlaubt , aber als iGPU verbietet.

Ich denke der Grund für RDNA1 (zeitlich) und Renoir hängt einfach vom Projektverlauf, der Manpower und dem Risikomanagement zusammen.
AMD hatte offiziell Navi (RDNA1) für 2018 auf der Roadmap stehen:
https://pbs.twimg.com/media/DTXuAbAWAAYyYjC.jpg

Wie soll man das jetzt logisch in eine Welt eines zeitexklusiven Konsolendeals einordnen?
Haben Sony/MS ihre Konsolen auch schon Ende 2018 releasen wollen? Oder wurde von Sony/MS im Nachhinein für Zeitexklusivität extra bezahlt?
Und war der geplante Chip Ende 2018 schon RDNA2?

Ich denke für RDNA1 lief es schlechter, als ursprünglich geplant und für Renoir wollte man nicht auf eine IP setzen, die noch in einer Problemphase steckt.
Die Entwicklung der Konsolen-SoCs mit größeren Teams und relativ späteren Milestones lief dagegen über die Jahre besser.

------

Bezüglich des Tiefstapelns, dass müsste AMD im Prinzip die ganze Zeit gemacht haben, denn Renoir zeigt hat eine 22% höhere Transistordichte gegenüber einem Zen2-Chiplet, der fast zur Hälfte nur aus SRAM besteht, also vielen Transistoren pro mm² und ~58% gegenüber Vega20 (Untere Tabelle):
Transistor Count: A Flawed Metric
Und was die iGPU praktisch an Takt erreicht ist auch sehr stark:
YouTube

7nm Vega als iGPU präsentiert sich deutlich stärker gegenüber den 14nm Vega APUs, als 7nm Vega20 gegenüber 14nm Vega10.

AMD schafft bei dem Projekt sehr hohe Taktraten, vor allem in Relation zur Transistordichte.
Da es bekannte IP ist, kann das Plus nur von einer massiv besseren physischen Implementierung kommen und besseren Laufzeitparametern.
Ich denke das wird auch der Haupttreiber von RDNA2 sein.
Und was auch immer AMD bei ihrer Designmethodik verändert hat, scheint in der Ausprägung eine relativ neue Entwicklung zu sein.

 

[gerX7a]

@gerX7A

1.) Die Quado-Argumentation ist gut, ich habe sie schon vorher gelesen, aber irgendwie rausgefiltert.
Eine gewisse Funktionsgleichheit [...]

Nur zwei, drei kurze Anmerkungen, weil der Thread hier schon zu viel Zeit verschluckt hat

1) FP64 "streichen" bzw. konkret reduzieren in Form der dedizierten Funktionseinheiten, ja, TF32 wird mit Blick auf die Quadro's zweifelsfrei nicht gestrichen werden, ebenso wenig wie bfloat16, zumal wie gesagt, hier kein "Abknipsen einiger Datenpfade" möglich sein wird. Entsprechendes würde höchstwahrscheinlich ein Redesign der Tensor Cores erfordern.
Laß' uns abwarten, dauert ja nicht mehr lange, aber ich denke den Quadro's wird im Vergleich zum GA100 nichts an Funktionalität fehlen, bestenfalls FP64-MMA und natürlich wird die FP64-Leistung deutlich reduziert sein (dazu ggf. das Multi-Instancing).

2) Die Überlegungen haben nichts mit "Sklave von Sony und/oder MS" zu tun. Das sind einfach wirtschaftliche Überlegungen, die AMD zu voraussichtlich derartigen Verträgen brachten. Sony/MS bezahlen AMD exklusiv für die Entwicklung der Konsolen-IP sowie der Fertigung der SoCs. Die SoCs hatten ihr Tapeout zweifelsfrei schon in 2018, jedoch brauchen die beiden Großen für das In-den-Markt-bringen deutlich länger, was bei einem solchen Produkt völlig normal ist. AMD hätte selbstredend vergleichsweise schnell eine dedizierte GPU darauf basierend auskoppeln können. Vielleicht hätten sie erst Ende 2019 launchen können, aber dann mit einem deutlichen Performancesprung (immerhin versprechen sie ja +50 % Perf/Watt), aber das ist nicht geschehen, und das wohl schlicht aus wirtschaftlichen Gründen, denn die Technik hatte man bereits.
Seit dem Turing-Launch hört man von AMD bzgl. Raytracing ausweichende oder vertröstende Worte, "man hielt die Zeit noch nicht für Reif ... den SW-Stack nicht für reif ... wir sind auch dran ... etc." Was hätte man auch anderes sagen sollen? "Ja, von uns wird es auch Raytracing geben, aber erst in 24 Monaten"? Dass man so etwas nicht offen kommunizieren kann und will, dürfte wohl klar sein und erst recht nicht etwas wie "Sorry, aber wir verdienen bald mit Sony/Microsoft gutes und stetiges Geld mit den neuen SoCs und das auch langfristig. Das sind nun einmal deutlich mehr und wesentlich gesichertere Einnahmen, als sich der direkten Konkurrenz durch nVidia im AIB-Markt auszusetzen, bei dem wir nur um die 25 % Marktanteil haben. Dafür habt ihr doch sicher alle Verständnis, dauert also noch ein, zwei Jahre ..."
Unter anderem für genaue derartige Situationen hat man eine Marketingabteilung, die genaue solche Klippen mit schönen Worthülsen umschiffen hilft.
Wie gesagt: Ich erheben nicht den Anspruch darauf die einzige Wahrheit zu kennen, aber das markttechnische Vorgehen weist m. M. n. recht deutlich in diese Richtung. Selbst ein RDNA2-AIB-Launch noch später, so bspw. Anfang diesen Jahres, aber noch deutlich vor nVidia's Produkt-Update wäre für Marketing und Vertrieb ein Freudenfest gewesen aber man sieht ja, wozu es (nicht) gekommen ist.

Und ja, dein produkttechnischer Erklärungsansatz für Renoir ist auch nicht unwahrscheinlich, aber in ebenso der gleichen Weise sehe ich hier keinen Grund, warum der wahrscheinlicher sein sollte, als meine Auslegung. AMD handelt unter rein wirtschaftlichen Gesichtpunkten und RDNA2 ist eine Auftragsfertigung für Sony/MS und die werden zweifelsfrei nicht gewollt haben, dass diese IP schon normal und im Massenmarkt verbreitet ist (inkl. Raytracing), bevor überhaupt die Konsolen in den Markt kommen.
Vielleicht wird man ja mal in 5 oder 10 Jahren in einer Biographei von Raja was dazu lesen?

"Bezüglich des Tiefstapelns, dass müsste AMD im Prinzip die ganze Zeit gemacht". - Nein, nicht unbedingt, denn das ist erstens ein Lernprozess und zweitens bezieht sich die Aussage meinerseits hauptsächlich darauf, dass man im Wesentlichen eine deutlich leistungsfähigere Architektur hatte, diese aber nicht einsetzte/einsetzen durfte. Es ist also eher ein architektonisches als ein fertigungstechnisches Argument. Und an der reinen Transistordichte dürfte man das nicht ganz so leicht festmachen können (insbesondere bspw. ein Vergleich mit dem Zen2-CCD und Renoir dürfte schwer fallen aufgrund der unterschiedlichen Funktionsbereiche, die typischerweise unterschiedliche Logikdichten implementieren), auch wenn hier nVidia zweifelsfrei noch einmal was obendrauf gelegt hat mit einem 66 MTr/mm2-Design im N7 für einen GA100 mit derart hoher Strom/Wärmedichte.
Wie ich schon mal erklärte: Ich denke AMD hat primär RDNA(2) entwickelt und davon RDNA(1) abgeleitet und als RNDA "light" herausgebracht um vorzeitig Revenue zu genenrieren. Vertriebstechnisch ist es natürlich sinnvoller diese dann als RDNA und das später veröffentlichte Produkt als RDNA2 zu benennen, aber letzteres dürfte wohl die primäre Entwicklung gewesen sein. (Jedoch natürlicherweise nicht mehr als ein educated guess, denn AMD wird sich hüten so etwas zu bestätigen, zumindest nicht in absehbarer Zeit.)

Btw ... an Vega 20 hat sich grafiktechnisch nichts Wesentliches verändert; die Funktionseinheiten sind weitestgehend unverändert, die Caches ebenso, im Wesentlichen ist das Leistungsplus auf den höheren Takt und die mehr als doppelt so hohe Speicherbandbreite zurückzuführen. Die Mehrleistung liefert hier hauptsächlich die Adaption auf den neuen Prozess und die schnellere HBM2-Anbindung. Mit einer überarbeiteten Architektur wäre zweifelsfrei deutlich mehr möglich gewesen, wie man bereits an der RX 5700XT sieht. Zwar 100 MHz mehr Boost-Takt, aber dafür 1/3 weniger CUs und nur 44 % der Speicherbandbreite und in WQHD liegt diese dennoch sehr nahe an der Radeon VII, was halt schlicht der überalterten Vega-Architektur zuzuschreiben ist. Und jetzt soll RDNA2 mit einem Perf/Watt-Sprung kommen, jedoch ist diese Architektur ebenfalls aus 2018 (wie Navi 10).
Bitte nicht falsch verstehen, RDNA2 wird auf jeden Fall interessant und möglicherweise gar mit 16 GiB-HBM2 in den TopModellen gepaart werden und wird mögilcherweise eine interessante Alternative werden, aber die hätte möglicherweise auch schon 12 bis 15 Monate früher im Markt sein können, wurde jedoch aus wirtschaftlichen Gründen zurückgehalten.

"Und was auch immer AMD bei ihrer Designmethodik verändert hat, scheint in der Ausprägung eine relativ neue Entwicklung zu sein." Zumindest meiner Argumentation folgend eher nicht. Es sei denn natürlich, dass RDNA2 != RDNA2 ist und man die Architektur der Konsolen nur aus marketingtechnischen Gründen als solche benennt, oder aber umgekehrt, die dedizierte, jetzt kommende Architektur als AIB aus ebensolchen Gründen nicht schon als RDNA3 bezeichnen will (obwohl diese ggf. tatsächlich schon weiterentwickelt ist), sondern bewusst nur auch als RDNA2 bezeichnet, um die Konsolen vertriebstechnisch in ein besseres Licht zu rücken (denn das was die bieten werden, stammte design/entwicklungstechnisch aus 2017/18).

Aber nun genug von meiner Theorie, schließlich werde ich hier nicht nach Worten bezahlt.

 

[eclipso]

1) Es hat ja auch niemand behauptet, dass diese großen Chips in Consumer-Karten verfügbar (gewesen) sein soll(t)en.

Doch das sollen sie, als alternativer "Win". Was machst du mit einer GPU wenn du Supercomputer bedient hast? Der Chiphersteller nimmt ja nicht nur Bestellungen für eine Charge für 3 Supercomputer entgegen. Das lohnt sich überhaupt nicht in Kleinserie. Es ist also eine Refinanzierung bestimmter GPU Nodes und Infrastructuren.

V100 und P100 lassen sich so auf PCIe's verpflanzen; und wie man am A100 sieht sind auch abgespeckte Varianten des GA100 kein Problem. NGC ist eine GPU optimierte Umgebung die auf Flexibilität in der Infrastructur ausgelegt wurde und die Containerregistrierung inklusive dazugehöriger Bibliotheken sind per Image für eine optimale GPU Beschleunigung ausgelegt. Quadro vWS kann so als Teil der Cloud Infrastructur dienen und das bietet ein fast zu unbegrenztes Potential, wenn es darum geht Fertigungsverfahren und Herstellung in gewissen Mengen erst Preis bestimmt zugänglich zu machen. Alles andere wäre viel zu teuer und zu unflexibel.