nicht ganz ... die SB Modelle haben eine schnellere Anbindung des Chipsatzes, das beansprucht Pins, zusätzlich haben die 1155er SBs 20 PCIe 2.0 Lanes gegenüber 16 des Lynnfield - auch diese brauchen Pins, daher ist der unterschied der Sockel in Praxis deuutlich größer als es auf den ersten Blick scheint
Nach aktuellem Stand (und die Mainbordprototypen sprechen da eine recht eindeutige Sprache), wird der So1155 einen x16-Slot und die Southbridge anbinden. Letztere wird nach aktuellem Stand der Dinge weiterhin über DMI angebunden, auch wenn endlich mal die Taktraten gesteigert werden.
Mehr Lanes und mehr Kontakte sucht man vergebens. Nur in sehr frühen Schemata aus der Gerüchteküche war von einem 20 Lane-Controller zuzüglich DMI die Rede - da würde ich aber mal ganz frei davon ausgehen, dass jemand nicht realisiert hat, dass DMI auf PCI-E x4 aufbaut. D.h. es gibt einen 20 Lane-Controller, der 1x16 (bzw. 2x8) und 1xDMI speißt.
Wo ist da ein Rückschritt?
- In der Bandbreite: QPI schafft in der aktuellen Ausbaustufe 25,6GB/s (bidirektional), zwei QPIs demnach 51,2GB/s. Übertaktungsergebnisse weisen daraufhin, dass eine Steigerung um mindestens 50% kein Problem wäre.
PCI-E 2.0 dagegen kommt auf 1GB/s und Lane (bidirektional), eine CPU mit 3x8 Controller käme also auf 24 GB/s. Sollte der Sockel tatsächlich nur noch über PCI-E kommunizieren, hätte sich die Bandbreite halbiert. Würde noch ein QPI beibehalten, hätte man immer noch einen Verlust um 1GB/s und von der verbleibenden Bandbreite gänge noch der PCI-E zu PCI-E Verkehr ab, der bislang chipsatzintern ohne Belastung der CPU-Anbindung läuft.
- In der Flexibilität: Bislang ist es zumindest theoretisch möglich, die Ausbaustufe des Chipsatzes an die benötigten Kapazitäten anzupassen. (zugegebenermaßen macht Intel davon keinen Nutzen)
- In der Anschlusskapazität: Mit den verfügbaren Chipsätzen können 4 x8 Slots bedient werden. Mit den mutmaßlichen 3x8 eben nur 3. Außerdem taucht in entsprechenden Gerüchten kein weiterer x4 Slot auf, wie ihn der X58 bietet
- In der Kosteneffizienz: Multi-CPU-Systeme würden Controller für 6 x8 Slots mitschleppen, in vielen Servern wird aber schon heute nicht viel mehr als x16 +x4 verbaut.
- In der Kompatibilität: QPI bietet die Möglichkeit (und auch wenn sie bislang nicht genutzt wurde, weißt Intel immer mal wieder daraufhin), Co-Prozessoren (wiederaufgetauchte Pläne für Larrabee-Architektur...) anzubinden, identische Chipsätze mit Xeon-EP, Xeon-EX und den nächsten Itaniums zu kombinieren,...
Wie gesagt: Theorie&Sinn. Das es keinen Sinn ergibt, muss nicht heißen, dass Intel es nicht macht.