YouTube
Bei 17:55 sagt Cerny sogar 9 Zen2-Kerne. Keine Ahnung ob das realistisch ist, aber das steht zumindest nach der Aussage im Raum. Das bezieht sich wohl auf die 22GB/s, die die I/O in der Lage ist zu liefern, aber am Ende dürften es bei 9 GB/s dann 4 Zen2-Kerne sein. Aber natürlich kann ich Cernys Aussagen nicht belegen und vielleicht meint Cerny ja statt Kerne auch nur Threads
Ja, die Aussage schwirrt zusätzlich durch die Gegend. Das muss aber ein sehr spezielles Szenario oder gar pures Marketing sein: Auf der anderen Seite wird ein durchschnittlicher Kompressionsfaktor von 1,55:1 angegeben (8,5 GB/s effektiv : 5,5 GB/s real). Das für 8,5 GB/s zu schaffen, erfordert mit nur einem Zen-Kern sicherlich eine sehr gute Software- und Formatsoptimierung (genau die wird erwartet), umgekehrt würde die Rechenleistung eines kompletten 3800X selbst in gar nicht für Echtzeit-Anwendungen gedachten und sehr umständlich arbeitenden Programme wie 7zip reichen, um das zu schaffen.
Mal ein kurzer Gedankengang... nachdem ich mir die Cerny Präsentation nochmal angeschaut habe, verstehe ich es so das die SSD in drei Speicherblöcken a 4 PciE Lanes angesteuert wird. Das sieht man auf dem Diagramm wo 3x4 Blöcke mit jeweils 4 Lanes Anbindung zu sehen sind.
Wäre es möglich das die SSD intern als Raid oder Verbund mit 3 Blöcken/Partionen verdrahtet ist? (Ein Block für OS, einer für Grafik, einer für Physik, Ki und Sound?--> nope, nicht weitergedacht von mir, kann funktionieren, braucht aber viel Overhead, daher.. nope. aber-->) Die I/O Einheit für die Dekompression soll ja auf bis zu 22 Gb/s angelegt sein (3x5,5=16,5Gb/s, 4x5,5=22Gb/s) . Vielleicht Parallelzugriff auf 3x4 PciE Channels? Wenn die SOC I/O Einheit auf einem angepassten Amd I/O Hub wie auf Desktop CPUs basiert, bietet der doch ausreichend Leistung und Lanes für so etwas (das Ding kann auch TRs befeuern). Parallele Verarbeitung von Daten ohne Flaschenhals.
Falls du die Darstellung jenseits des Controllers meinst: Das ist die Organisation innerhalb der SSD. Dort kommt kein PCI-Express mehr zum Einsatz, aber natürlich werden Flash-Chips allgemein RAID0-ähnlich verwaltet. Sonst wären wir immer noch bei SSDs mit wenigen 100 MB/s. Über Gründe für die 3×-4-Darstellung kann ich nur spekulieren. Im einfachsten Fall war es nur eine grafische Aufbereitung; sollten tatsächlich 12 unabhängige Channels zum Einsatz kommen, repräsentiert es vielleicht die Kombination von drei herkömmlichen Vierkanal-Controllern in einem Chip. Letzteres wäre für die versprochene Leistung aber nicht nötig. Ich schätze, dass mit der kommenden Flash-Generation der gemeldete Datensatz schon bei dreifacher Parallelschaltung erreicht werden kann (bislang ist meinem Wissen nach vierfach üblich) und dann könnte die Darstellung zum Beispiel drei Flash-Packages mit je vier Silizium-Chips (für die gewünschte Gesamtkapazität) repräsentieren. Technisch würde das Sinn ergeben, allerdings ist der interne Aufbau einer SSD auch immer eine Kostenfrage und bei den Stückzahlen der PS5 könnten es hier Verschiebungen geben.
Für die Verbindung zwischen SSD-Controller und System sind auf alle Fälle die für aktuelle 4.0-×4-Designs typischen 5,5 GB/s bestätigt und es wird auch gesagt, dass normale M.2-SSDs nachgerüstet und, bis auf die einfachere Verwaltung von Prioritätsleveln, ähnlich angesprochen werden können. Das ist für die Performance-Betrachtung alles, was zählt.
Bei der neuen UE5 Engine scheint das Streaming von Daten sehr wichtig zu sein. Man könnte in Zukunft vielleicht auch den Input/ Durchsatz der SSD mit einem 1,xTB Model mit einer 4x4 Konfiguration noch verbessern, so auf dem SOC I/O Chip noch Lanes frei sind. Er spricht ja davon das die SSD der PS5 anders aufgebaut wäre (von der Verdrahtung vielleicht?), und sie auch ein spezielles Format für dein Einbau gewählt haben...
Hirnfurz meinerseits oder hat was?
Das spezielle Format könnte schlicht eine direkte Integration auf der Platine sein. Zusätzliche Lanes halte ich jedenfalls für sehr unwahrscheinlich. Zwar ließen sie sich technisch leicht umsetzen, aber sie kosten einfach Geld und normalerweise werden Konsolen-Chips messerscharf mit den Ressourcen ausgestattet, die auch genutzt werden.
Die UE5-
Demo arbeitet mit einer extremen Detaildichte und dürfte somit sehr viele Daten gestreamt haben. Man muss aber abwarten, wie intensiv spätere Spiele das tatsächlich nutzen. Im Vergleich zur PS4 wird Streaming natürlich extrem an Bedeutung gewinnen – mit bislang 50 MB/s am hinteren Ende der Platte oder gar von BluRay war es bislang auch einfach nicht möglich. Da holt Sony ein Jahrzehnt PC-Entwicklung auf und setzt, gegenüber dem heutigen Durchschnitt, noch eins oben drauf. Aber wie schon angemerkt ist die SSD auch in ihrer Größe beschränkt: Ich glaube Epic hat (warum wohl? ^^) keine Angaben zur UE5-Demo gemacht, aber wenn die Zahlen für einzelne Objekte hochrechnet, dann könnte schon dieses eine, relativ schmale Level die komplette SSD gefüllt haben. Ganze Spiele in dieser Qualität werden also nicht annähernd möglich sein. Wenn man acht gleichzeitig installiert haben möchte, was nun wirklich nicht viel ist, sollten sich PS5-Titel vielmehr auf die heute für AAA-PC-Games üblichen 100 GB im Schnitt beschränken und damit lassen sich nur sehr kurz 5,5 GB/s streamen.
Umgekehrt heißt das: Solange ein PS5-Port nicht mehr als ein Viertel aller Assets auf kleinem Raum in einem Level nutzt, kann ein PC mit 32 GB RAM bequem das, was die PS5 binnen weniger Sekunden von der SSD nachladen kann, binnen weniger Zehntelsekunden aus dem Arbeitsspeicher bereitstellen. Das ist zwar keine ähnlich elegant-kosteneffektive Lösung wie in der Konsole, aber es funktioniert. Seit Jahren.
Und dank dieses zusätzlichen Puffers, der den Konsolen einfach fehlt, weil sich die CPU ihren Arbeitsspeicher praktisch beim VRAM klaut, benötigt ein PC auch nicht die Latenz-Optimierung mit spezialisierten Co-Prozessoren und sechs Prioritätsstufen, weil er Ladevorgänge vom (bei Bedarf durchaus ähnlich schnellen) Flash-Speicher gar nicht so dringend abwickeln muss.
Vergleiche Matisse und Comet Lake: Das Chiplet-Konzept von Zen2 ist unzweifelhaft eine Schnecke, wenn es um Speicherlatenzen geht. Aber die Ryzens sind trotzdem schnell, weil sie das Problem einfach mit massig L3 erschlagen. Ein simples "mehr Speicher" einer schnelleren Stufe kann sehr viel Durchsatz- und vor allem Latenzoptimierungen in der nächst langsameren einsparen. Bei CPUs ist es eine Kunst, das ohne Preisnachteil zu schaffen, aber bei einem Vergleich High-End-Gaming-PC vs. Konsole ist ja von vorneherein ein erheblich größeres Budget für ersteres eingeplant. => DRAM statt besonders schneller Flash.
