Ist AMDs Zambezi-Bulldozer bis zu 50 Prozent schneller als ein X6 1100T oder i7-950?

[Skysnake]

klar brauchst du dann neue Recheneinheiten, die dann aber meist die alten Aufgaben mit übernehmen können, bzw. ersetzen. Bei SSE ist dies glaub ich aber nicht der Fall.

Bei AVX sinds aber eher die Register etc die Platz brauchen, wobei das recht wenig ist.

 

[Ansem89]

Achso, dass klingt logisch wäre auch blöd, wenn man noch die alten Recheneinheiten verbaut nur um SSE3-Instruktionen etc. abzuarbeiten .

 

[Skysnake]

naja, teils ist das so. Glaub 3Dnow hat extra seine Sachen gebraucht. Solche Erweiterungen brauchen aber verhältnismäßig wenig Platz und werden wegen der Kompatibilität recht lange auf den Chips gelassen.

 

[ruyven_macaran]

Die brauchen quasi gar keinen - eben weil weder SSE-Revisionen noch AVX über komplett eigene Einheiten verfügen. Der gesamte SIMD-Kram wird über spezialisierte/erweiterte Pipelines abgewickelt (bzw. jetzt sogar über eine komplett getrennte Einheit), die eigentlichen SSE/AVX-Befehle gehen ganz normal nur bis zum Decoder. Iirc sollten die AVX-Decoder auch in der Lage sein, statt 256Bit AVX-Befehlen die doppelte Menge 128Bit-SSE-Befehle an die Recheneinheiten zu schicken.
Was dagegen weiterhin Platz fressen dürfte, ist die x87-FPU. (weswegen ich auch die Geschichte mit den "Integerkernen" nicht so ganz glaube)

 

[Skysnake]

Naja, du brauchst schon den Platz für die Register und die Logik etc. Das sollte man schon nicht vernachlässigen, allerdings sind das wirklich im Vergleich zum Cache etc nur verdammt kleine Bereiche. Man brauch ja eh schon einiges an Logik für die normalne x86 Befehle. DA kommt sooo viel nicht mehr dazu. Die Register müssen aber größer ausfallen etc.

Es ist also schon mehr an Hardware notwendig

 

[ruyven_macaran]

Du brauchst eben keinen Platz für Register&Co. Die SSE-Befehle werden in den ohnehin vorhandenen Register für die AVX-Berechnung abgearbeitet. Zusätzlichen "Platz" brauchst du nur in der Befehlsliste des Decoders und da vermutlich nur wenige Byte pro Befehl.

 

[Skysnake]

Na die SSE REgister sind meines wissens nach "nur" 128 Bit breit und die AVX 256 Bit.

Du brauchst also schon mehr Hardware.

 

[ruyven_macaran]

Klar brauchst du mehr Hardware, wenn du AVX statt SSE verbaust. Mir gings doch aber um
"die dann aber meist die alten Aufgaben mit übernehmen können, bzw. ersetzen. Bei SSE ist dies glaub ich aber nicht der Fall."
Das heißt: Brauche ich mehr Platz, wenn ich schon AVX verbaut habe und zusätzlich SSE unterstützen möchte? Und die Antwort lautet: ~nein

 

[Skysnake]

ähm... jaein ich bin mir nicht sicher ob du 100% verwenden kannst.

Für 3DNow hast du auf jedenfall eigene Hardware benötigt.

Im Normalfall hast du aber recht, wird die Funktionalität von SSE2 in SSE3 etc schon inbegriffen. Ob es mit AVX auch so ist kann ich dir aber echt nicht sagen.

Aber man brauch halt auf jedenfall mehr Hardware für die neuen Befehle etc, und bei AVX sogar für neue Register etc. Das macht schon was aus, bringt aber auch verdammt viel

 

[Ansem89]

Aber man brauch halt auf jedenfall mehr Hardware für die neuen Befehle etc, und bei AVX sogar für neue Register etc. Das macht schon was aus, bringt aber auch verdammt viel

Auf jeden Fall. Wenn man bedenkt früher mussten Befehle aufgeteilt werden, also 64bit in zwei Mal 32bit und heute kann AVX 256bit fahren, das ist schon enorm!

 

[Skysnake]

ja nicht nur das, es gibt ja auch komplexe Sachen wie ein Kreuzprodukt bilden oder die Länge eines Vektors zu bestimmen, sowas geht viel schneller wenn man Befehlssatzerweiterungen verwendet.

 

[ruyven_macaran]

64 Bit musste man zum letzen Mal auf einigen Einsteiger-486er aufteilen.

@Skysnake: Iirc teilte sich 3DNow, genauso wie MMX, die Register mit dem x87-Coprozessor. Das heißt es benötigte und hatte eben gerade keine komplett eigene Hardware. Die wurde erst mit SSE eingeführt und AVX baut nun auf eben diese Einheiten auf (die übrigens nicht nur in der Länge erweitert wurden, AVX kann jetzt auch mit 3 Operanden arbeiten). Eine moderne CPU hätte somit drei Typen von Registern (wenn die FPU nicht abgeschafft wurde - zumindest bei K8 war sie noch dediziert vorhanden und Wiki erwähnt keine späteren Änderungen): Integer (klassisches x86, x86-64), FPU (x87, MMX, ggf. 3Dnow) und SIMD (SSE, AVX).

 

[Skysnake]

jo genau.

Und klar, das man mehrere Operanten verwenden kann. War aber mit SSE eigentlich schon. Da konnte man ja auch schon mul+Add machen und das Ergebnis in ein weiteres Register speichern.

 

[Ansem89]

Na gut, ich habe es nur mit meinem primitiven Verständnis erklärt. So tief stecke ich dann auch nicht in der Materie drin.

Offtopic:

Einige von euch sind ja Studenten oder? Was studiert ihr denn so?

 

[Fatality]

Weiß man nun eig schon ganz genau wann release ist weil mein Athlon X2 wartet auch schon abgelöst zuwerden ^^

 

[Skysnake]

2Q 2011 soll wohl release sein, wobei damit auch die Massenproduktion gemeint sein könnte eventuell. So 100% ist das noch nicht sicher. Du kannst aber eigentlich damit rechnen, das es Übergang 2Q 3Q wird. Auf der CEBIT wird man wohl mehr erfahren.

@Ansem89:

Dipl. Physik mit Informatik als Nebenfach, wobei ich da ne Zusatzqualifikation im Umfang etwas unter nem Bachelor, wobei ich mich auf Hardware fokusiere/n will.

 

[Fatality]

Okay danke für die schnelle Info dann werden wir mal auf die cebit gehen ^^

 

[fermi]

Test: Intel ?Sandy Bridge? (Seite 46) - 03.01.2011 - ComputerBaseWenn man sich das Computerbaseranking bei den Spielen anschaut, dann liegt der beste SB 50% vor dem AMD X6 1100t. Wenn man nun AMDs Aussage nimmt, dass der BD 50% schneller ist als der 1100t, dann kann der BD wohl kaum bei der Spieleperformance mit den besten Sandy Bridge mithalten. Oder??

 

[Cleriker]

Wenn beide 50% vor dem 1100T liegen sind doch beide gleich schnell und er kann es demnach doch. Versteh ich dich nicht richtig...?

 

[Skysnake]

Ich versteh auch nicht wie er zu so ner Aussage kommt