Intel Xe: Ponte Vecchio mit 47 Tiles und 100 Milliarden Transistoren gezeigt

PCGH-Redaktion

Kommentar-System
Teammitglied
Jetzt ist Ihre Meinung gefragt zu Intel Xe: Ponte Vecchio mit 47 Tiles und 100 Milliarden Transistoren gezeigt

Intel nutzte den Unleashed-Webcast auch für einen kleinen Blick auf Ponte Vecchio, das ist die größte der HPC-Grafikkarten auf Basis der Xe-Architektur, die irgendwann in Zukunft auch mal auf Basis dieser Technologie für Gaming angeboten werden soll.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Unterforum zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

lastpost-right.png
Zurück zum Artikel: Intel Xe: Ponte Vecchio mit 47 Tiles und 100 Milliarden Transistoren gezeigt
 
Intel hat doch beim Thema GPU so viel Know-How eingekauft, dass ich hier schnellen Fortschritt erwarten würde. Da die GPU wohl auch bei TSMC gefertigt werden soll, könnte ich größere Verzögerungen nur bedingt verstehen...
 
Bitte lieber Halbleiter-Gott, mach das Teil schnell in den Markt
und besonders zu einer fruchtbaren Mining-Königin.

Tut Intel gut und den Gamern erst recht.
 
Ponte Vecchios Tiles werden in verschiedenen Prozessen gefertigt, mindestens einer davon wohl in TSMC 6nm oder 7nm. Für Gamer ist es aber egal, wo ein neuer Mining-Hype herkommt (die Bitcoin-ASICs dürften auch größtenteils TSMC sein), es zählt nur dass er nicht auf AMDs oder Nvidias Wafer-Kontingente angerechnet wird.
 
Ergänzend: Zu Xe-HPC erklärte Intel bereits, dass das Compute Tile und der Xe-Link (das I/O Tile) extern gefertigt werden. Beispielsweise das RamboCache Tile und das Base Tile werden intern in 10nm gefertigt.
Das Compute Tile wird vorerst bei TSMC gefertigt und soll dann auf Intels eigenen 7nm umgeschwenkt werden, wenn man hier bereit für die HVM ist. Entsprechend der Auslegung auf Intels 7nm kommen für das Compute Tile (bereits weniger wahrscheinlich) der N6, deutlich wahrscheinlicher jedoch TSMCs N5 infrage.

Und vorausgreifend (weniger an Torsten gerichtet): Intel geht es hier primär vorerst um die Vertragserfüllung mit dem DOE und um den Aurora, d. h. die Anzahl der Chips/Wafer ist überschaubar und daher kann man kapazitätstechnisch selbst nicht den N5 ausschließen. Intel hat die Kapazitäten bereits im letzten Jahr gebucht und der Aurora wird bestenfalls etwa um die 54.000 HPC-Foveros-Chips benötigen, also etwa 864.000 funktionsfähige Compute Tiles. Die Compute Tiles sind voraussichtlich größentechnisch grob vergleichbar mit AMDs Zen2-CCD und von daher werden hier wohl nicht mehr als etwa 1500 Wafer insgesamt benötigt, was vergleichsweise wenig ist (gerade mal etwa 0,1 % von TSMCs 5nm-Kapazitäten in 2021).
Zudem wird davon gar nur ein Teil in diesem Jahr benötigt, da der Aurora seinen Vollausbau erst irgendwann in 2022 erreichen wird.

@Rollora: Xe-HPG fürs Gaming wird ebenfalls extern gefertigt, hier absehbar in einem 7nm-Prozess, also irgendwas von N7 bis N6; ich würde auf letzteres tippen, d. h. wenn auch hier TSMC den Zuschlag erhalten hat, wovon ich aber ausgehen würde, da Intels Auftragsvolumen dort dieses Jahr ebenfalls signifikant gestiegen ist. (Intels Fertigungsvolumen bei TSMC gemäß anteiligem Revenue ist gemäß aktuellen Abschätzungen nicht übermäßig viel kleiner als das von AMD ;-))

*) Samsung und ggf. auch andere Foundries (P.G. erwähnte ja im Unleashed-Event selbst Globalfoundries und UMC) wird vermutlich erst für aktuell laufende und spätere Vertragsverhandlungen eine Option darstellen.
 
Zuletzt bearbeitet:
Zurück