• Hallo Gast, du kaufst gerne günstig ein und erfährst oft vor deinen Freunden von interessanten Angeboten? Dann kannst du dein Talent als Schnäppchenjäger jetzt zu Geld machen und anderen PCGH-Lesern beim Sparen helfen! Schau einfach mal rein - beim Test der Community Deals!

Intel-Gerüchte: Release zu Rocket Lake und neue Details zu Alder Lake mit 125 Watt TDP und 20 % IPC

PCGH-Redaktion

Kommentar-System
Jetzt ist Ihre Meinung gefragt zu Intel-Gerüchte: Release zu Rocket Lake und neue Details zu Alder Lake mit 125 Watt TDP und 20 % IPC

Bei den Intel-Gerüchten gibt es heute einen Release-Termin zu Rocket Lake und neue Informationen zu Alder Lake. Letzterer soll weiter bis zu 125 Watt TDP nutzen dürfen und bis zu 20 Prozent mehr IPC-Leistung bieten.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Unterforum zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

lastpost-right.png
Zurück zum Artikel: Intel-Gerüchte: Release zu Rocket Lake und neue Details zu Alder Lake mit 125 Watt TDP und 20 % IPC
 

BaMichi

Komplett-PC-Käufer(in)
Intel ist also Ende des Jahres zurück, das sind schöne Aussichten.
Ein Dejavu aus der Athlon Zeit.
20% mehr ipc als tiger lake.:-X
 

Incredible Alk

Moderator
Teammitglied
Das sind +/- die gleichen Gerüchte die schon seit etlichen Monaten im Raum stehen.
Da war von bis zu +50% IPC zu Skylake die Rede... was bei Skylake --> Rocketlake --> Alderlake halt jeweils Sprünge im Bereich 20-25% sind.

Da AMD auch bei ZEN4 gerüchteweise im selben Feld (~ +25%) liegen soll könnte es auf Augenhöhe weitergehen (ZEN3 zu Rocketlake und ZEN4 zu Alderlake).
 

Casurin

BIOS-Overclocker(in)
Die kleinen Kerne sind zwar schon recht ordentlich, aber nur für sehr einfache Aufgaben sind die IPC gut, bei anderen sind sie doch deutlich langsamer - was ja eben der Sinn der kleinen Kerne ist: Nicht Hochleistung sondern Effizienz.
Wenn man sich Lakefield ansieht dann schaut Skylake-IPC recht realistisch aus, mit entsprechend niedrigerem Takt.

Bin eher gespannt wie sich so ein 2+8 schlagen wird, ein 2+16 wäre aber nochmal deutlich interessanter gewesen aber dafür siehts duster aus.
 

soulstyle

Software-Overclocker(in)
Dann bin ich ja gespannt was DDR6 so kosten wird, ich denke da wird es zu Beginn einen ordentlichen Premiumaufschlag geben.
Wobei ich mit der 5600X als Gamer die nächste Gen wohl locker überspringen kann.
Denke ich auch. Ich glaube sogar das ich mit dem R5 3600 er locker eine Gen überspringe.
Zur Not, OC und Details runter schrauben
 

gerX7a

Software-Overclocker(in)
Zen 4 bzw Alderlake setzen dann auch auf DDR5 oder?
Alder Lake, nicht vermutlich sondern gesichert ja, Zen4 zu 99%. Hier fehlt nur noch eine höchstoffizielle Bestätigung bzw. Aussage, aber bspw. zum Zen4 Epyc/Genoa hat man schon DDR5 bestätigt.
Zudem könnte AMD DDR5 ggf. auch schon dieses Jahr einführen, vielleicht mit dem Zen3-Refresh, denn Intel wird es bereits gesichert dieses Jahr einführen.

Die kleinen Kerne sind zwar schon recht ordentlich, aber nur für sehr einfache Aufgaben sind die IPC gut, bei anderen sind sie doch deutlich langsamer - was ja eben der Sinn der kleinen Kerne ist: Nicht Hochleistung sondern Effizienz.
Wenn man sich Lakefield ansieht dann schaut Skylake-IPC recht realistisch aus, mit entsprechend niedrigerem Takt.

Bin eher gespannt wie sich so ein 2+8 schlagen wird, ein 2+16 wäre aber nochmal deutlich interessanter gewesen aber dafür siehts duster aus.
Wenn Gracemont tatsächlich in etwa auf Skylake-Niveau ankommen sollte, wäre alleine schon der für weitaus mehr als nur "einfachere Aufgaben" geeignet, zumal der ja auch zusätzlich AVX untersützen wird.
Die schnellsten Atom's takten zurzeit bis zu 3 GHz, wobei abzuwarten bleibt, wie Intel das Thema in ADL aufteilen wird.
Zumindest die 125 W klingen recht stark danach, dass hier im best case alle 16 Kerne parallel arbeiten können, da hier Intel's dritte 10nm-Gen Enhanced SuperFin zum einsatz kommt (>= 5 GHz), d. h. mit einer offiziellen TDP von 125 W hat man sich reichlich Luft geschaffen.

Bezüglich deinem "interessanten" Zusammenbau war hier bisher das "2+8"-Design das kleinste, größtmöglich asymetrische Design, das für ADL-P/M vorgesehen zu sein scheint, soweit bisher bekannt, hier dann auch in Verbindung mit 96 EUs, also einer großen GT2. Die Desktop-Modelle beschränken sich auf eine 32 EUs Xe GT1.
 
Zuletzt bearbeitet:

Incredible Alk

Moderator
Teammitglied
Zudem könnte AMD DDR5 ggf. auch schon dieses Jahr einführen, vielleicht mit dem Zen3-Refresh,
Höchstwahrscheinlich nicht - denn dafür müsste AMD entweder bei einem Refresh einen neuen I/O-Chip auflegen dessen Speichercontroller DDR5 kann (völlig unrentabel) oder der aktuelle I/O müsste schon DDR5 können (nahezu unmöglich beim Alter des Chips). Von erinem neuen nötigen Sockel/Boards ganz zu schweigen.

Den Refresh erwarte ich immer noch als besser selektierte ZEN3 CPUs mit etwas mehr Takt. Genau wie bei den 3000er XT CPUs - aber ohne irgendwelche architektonischen Änderungen. Überall 200-300 MHz drauflegen reicht als Übergang gegen Rocketlake wahrscheinlich. Der Showdown ist dann 2022.
 

gerX7a

Software-Overclocker(in)
Sollte der Refresh oder das vermeintliche Zen3+ tatsächlich nur ein minor CPU-Update sein ohne an die Plattform Hand anzulegen, würde ich erwarten, dass Zen4 bereits in 1Q22 folgen müsste, denn AMD wird ein Plattformupgrade "zeitnah" gegen ADL brauchen.
Darüber hinaus zu berücksichtigen: AMD braucht so oder so einen neuen IOD. Den könnte man auch jetzt mit etwas wie Zen3+ einführen und dann bspw. mit Zen4 weiterverwenden, was sehr rentabel wäre. ;-)
 

Incredible Alk

Moderator
Teammitglied
Nach aktuellem (Schätz-)Stand siehts nicht danach aus:
1613588481083.png

Aber man wird abwarten müssen ob AlderLake pünktlich starten kann (ist ja eher unwahrscheinlich geworden bei Intel) und wie AMD dann reagiert.
 

gerX7a

Software-Overclocker(in)
Die "Infos" basieren ja weitestgehend auf Gerüchten und Leaks, d. h. hier ist noch vieles in der Schwebe, da es keine offiziellen Aussagen gibt. Darüberhinaus darf man konkret diese Grafik grundsätzlich anzweifeln, denn die letzte Spalte mit Zen4 beginnt erst "Ende 2022" und das würde bedeuten, dass Intel min. ein Jahr lang AMD plattformtechnisch voraus wäre, wenn man nicht vorab Hand anlegen würde. Das halte ich für sehr, sehr unwahrscheinlich bzw. ich glaube nicht, dass sich AMD das so gefallen lassen würde.

Zum Startermin würde ich es sogar eher genau umgekehrt sehen, denn hier alles daran zu setzen, dass man "pünklich" starten kann, wäre für Intel überaus vorteilhaft, da man sich nur mit Zen3 messen muss, dem man gleichwertig gegenüberstehen oder gar überlegen sein wird (den Nischen-16-Kerner man ignorierend, da der kein nennenswertes Marktvolumen hat).
Zudem befindet sich ADL bereits seit min. Ende Oktober in der Sampling Phase, ist also schon lange bei Kunden vor Ort unnd weiterhin handelt es sich beim verwendeten Prozess nur um eine weitere 10nm-Iteration, während das 10nm SuperFin ja schon bereits deutlich besser läuft. Aktuell, ohne dass wer was konkretes benennen kann, würde ich da jetzt keinen Grund sehen einfach pauschal irgendwas Spekulatives in den Raum zu stellen, das eine Verzögerung bedingen würde. Der gewählte Zeitraum könnte für Intel besser nicht sein und mit nennenswerten Verzögerungen wird es nur schlechter für sie bzw. sie würden den eindeutigen Vermarktungsvorteil verspielen.

*) Zumal LGA1700 auch noch die Folgegeneration in Intel's 7nm- bzw. TSMCs 5/4nm-Äquivalent handhaben können soll, d. h. selbst langfristig hätte man diesbezüglich mit der Plattform eine gute Wahl getroffen.

**) Witzig auch das Sapphire Rapids-X in der Grafik, das hier reine Spekulation des Grafikers oder der Redaktion ist? Denn bisher gab es dazu nicht einmal ernstzunehmende Gerüchte. Das kann nicht ausgeschlossen werden, ist jedoch auch nicht übermäßig wahrscheinlich und in dem konkret dargestellten Zeitrahmen gar möglicherweise eher noch deutlich unwahrscheinlicher, da der Server erst zum Jahresende erscheinen soll und dass Intel hier irgendwas in Form der kleinvolumigen HEDT-Plattform vorab auskoppelt, noch dazu, da sie sich den Markt nun mittlerweile mit AMD teilen müssen, erscheint den Aufwand eher nicht wert zu sein und daher auch gemäß Intels aktueller Handhabe recht unwahrscheinlich.

Müsste ich spekulieren, würde ich erwarten, dass es kein X-Update geben wird und größere Kernzahlen erst implizit mit bspw. Meteor Lake direkt auf die Consumer-Plattform kommen werden, anstatt hier noch mal ein Nischenprodukt neu aufleben zu lassen. Im vergangenen Jahrzehnt (vor Zen2) war das sicherlich noch eine bilanztechnisch attraktive Rechnung, jedoch jetzt konkurriert man hier gegen eine "billige" Consumer-Plattform und selbst wenn man mit dem Chiplet-basierten Sapphire Rapids-SP auch als -X frei skalieren könnte, so hat der Markt bisher dennoch nur eine geringe Verwendung für derartige Kernzahlen. (Da landet man eher schnell im professionellen Bereich, dann mit Bedarf für bspw. ECC, Zertifizierungen, viel RAM, etc., also eher einem Xeon-W-Update.)
 
Zuletzt bearbeitet:

Rollora

Kokü-Junkie (m/w)
Ja dann bin ich mal gespannt wer dann die Ranglisten führen wird.
Intel!
...
(beim Verbrauch)

Golde Cove, so die Core-Kerne von Alder Lake, sollen zudem bis zu 20 Prozent mehr IPC bringen. Die Kerne basieren grundlegend auf dem, was in den Tiger-Lake-Prozessoren als Willow Cove verbaut ist und die erweisen sich da wie auch in abgewandelter Form in Rocket Lake als Cypress Cove zumindest in Leaks der Single-Core-Performance als recht fix. Zudem wird erwähnt, dass die Gracemont-Kerne für die seichten Lasten eine IPC auf Höhe von Skylake haben sollen.
20% mehr IPC als was?
Rocket Lake? Wenns der gleiche Kern sein soll?
Oder Skylake, wo schon Rocket Lake 20% drauflegen sollte?
Aha und bei "seichten Lasten" ist die IPC auf Skylake Niveau, was bitte doll das heißen?
 

gerX7a

Software-Overclocker(in)
20% mehr IPC als was?
Rocket Lake? Wenns der gleiche Kern sein soll?
Oder Skylake, wo schon Rocket Lake 20% drauflegen sollte?
Aha und bei "seichten Lasten" ist die IPC auf Skylake Niveau, was bitte doll das heißen?
RKL und ADL nutzen nicht die gleichen Kerne. Das Cypress Cove von RKL ist aller Voraussicht nach ein Sunny Cove-Backport. ADL dagegen nutzt die dritte Cove-Iteration Golden Cove (den Nachfolger von Willow Cove, den Nachfolger von Sunny Cove ;-)).
20 % gegen Syklake machen wenig Sinn, da man schon 18 % Sunny Cove zuspach. Es wäre durchaus denkbar, dass die 20 % gegen Sunny Cove anzurechnen sind, wird man aber abwarten müssen. *)
Zum letzten Satz: Das original-Zitat erklärt es besser:
"Zudem wird erwähnt, dass die Gracemont-Kerne für die seichten Lasten eine IPC auf Höhe von Skylake haben sollen." Wobei das bei den "seichten Lasten" wohl so zu verstehen sein soll, dass wenn die Atom-Kerne zum Einsatz kommen. Träfe das zu, wäre das auch bei dieser uArch ein beträchtlicher Leistungszugewinn. Ist aber auch hier vorerst Interpretation ... ob es wirklich so kommen wird, muss man abwarten, undenkbar ist es jedenfalls nicht, da Intel für Gracemont viel in Aussicht gestellt hat.

*) Könnte sich also durchaus indirekt auf RKL beziehen, wenn dessen IPC unverändert auf die 14nm übernommen werden konnten oder man versteht diese +20 % vielleicht gar grundsätzlich gegen den unmittelbaren CPU-Vorgänger, also Rocket Lake.
Ein willkürliches Herauspicken wie gegen Kaby Lake oder den ersten Coffee Lake erscheint dagegen recht abwegig ... wobei Hater wahrscheinlich eher einen Vergleich gegen Ive Bridge unterstellen würden. ;-)

Weil aktuell nichts darauf hindeuten würde!
In deiner Fanblase vielleicht. Nimmt man mal den 16-Kerner als Nischenprodukt mit nur geringen Absatzzahlen und daher geringer Marktrelevanz aus, dann wird Intel wohl schon mal mindestens beim "Mithalten" mit ADL keine Probleme haben, da es als Konkurrenz vorerst nicht mehr als einen Refresh oder ein Zen3+ geben wird (Zen3 selbst wird ADL zweifellos unterlegen sein). Da bereits RKL recht nahe an Zen3 rankommen soll, wird es dem schnelleren ADL wohl offensichtlich keine Probleme bereiten mindestens komplett gleichzuziehen und das alleine reicht bereits aus, um die Formulierung des "Zurückseins" zu erfüllen, insbesondere, wenn AMD dieses Jahr tatsächlich auch noch nicht seine Plattform aktualisieren sollte.
 
Zuletzt bearbeitet:

Incredible Alk

Moderator
Teammitglied
Diese IOD könnte man dann auch für Zan4-CPUs weiter nutzen.
Dann müsste man ihn sehr umständlich so designen dass er mit zwei verschiedenen Sockeln/Pinouts funktionieren kann (AM5 hat ja eine andere Zahl und anders belegte Kontakte als AM4)... keine Chance. Das ist falls überhaupt möglich viiiiel zu komplex. Einen neu designten I/O-Die wird es für AM5 geben (müssen), für AM4 höchstwahrscheinlich nicht mehr.
 

gerX7a

Software-Overclocker(in)
Das hat nichts mit "umständlch" zu tun. Der IOD kann ein x-belibiges PIN-Layout haben, das im Package-Substrat auf die nach außen geführten PINs geroutet wird. AMD muss hier zwangsweise ein komplexes und teueres Package verwenden wegen des aufwändigen, internen Routings für die bis zu drei Chips. (Beispielsweise das Zen2-Package besteht aus 12(!) Schichten, wohlgemerkt nicht die CPU, sondern der (grüne) CPU-Träger, auf dem die zwei, drei Chips aufgelötet sind.)
AMD könnte bspw. den Refreh mit zwei unterschiedlichen Packages anbieten, einmal in einem AM4-Package und einmal in einem AM5-Package (so etwas haben sie in der Vergangenheit schon einmal gemacht).
 
Zuletzt bearbeitet:

Incredible Alk

Moderator
Teammitglied
Der IOD kann ein x-belibiges PIN-Layout haben, das im Package-Substrat auf die nach außen geführten PINs geroutet wird.
Klar. Das wichtige Wort hier ist aber "ein".
Natürlich kannste nen IO entwerfen der 1500 outs hat und mit dem Substrat dann 1000 davon auf AM4 routen und andere 1000 (500 überlappend vielleicht) auf AM5 routen, in den IO einen Speichercontroller für DDR4 UND einen für DDR5 einbauen, vielleicht auch noch PCIe4.0 UND 5.0 und so weiter.

Klar geht das technisch alles. Es ist halt nur wirtschaftlicher Suizid da du in den Chip alles mögliche einbauen musst was alles Diespace kostet und immer nur die Hälfe nutzt je nachdem in welches Package du das Ding pflanzt. Sowas kann in Einzelfällen sinnvoll sein (es gab ja schon öfter Speichercontroller die zwei Standards konnten, sowohl DDR3+4 als auch GDDR+HBM) aber wenn zusätzlich noch verschiedene Interfaces und Pinouts (und Spannungslevel und... ) gefordert sind wie in dem Fall hier kann ich mir einfach nicht vorstellen dass AMD ohne irgendeine Not dahingehend zu haben einen derartigen Stunt hinlegt. :ka:
 

gerX7a

Software-Overclocker(in)
Nein, ist es nicht, insbesondere nicht in Verbindung mit der Chiplet-Bauweise, da wie gesagt, die so oder so einen neuen IOD brauchen und der wird ebenso gesichert grundsätzlich DDR4 und DDR5 beherrschen, wie es auch schon Speichercontroller in CPUs zuvor konnten beim Wechsel des DRAM-Standards (und auch die hatten kein PIN-Layout-Problem, selbst nicht auf KombiBoards, die DDR3- und DDR4-Slots hatten). Es stellt sich also einzig die Frage wann die den IOD einführen werden.
Darüber hinaus hat AM4 gerade mal rund 1300 Pins insgesamt und davon entfallen bereits viele auf VSS und somit ist die Anzahl die für den Speicher benötigt wird deutlich keiner und hier wird es zwischen den zwei unterschiedlichen Betriebsmodi auch absehbar beträchtliche Überschneidungen bei den benötigten Leitungen geben, wenn auch vermutlich weniger als beim letzten Wechsel des Standard, da DDR5 mehr Änderungen mit sich bringt.

Und ganz abgesehen davon wäre gar, wenn AM5 schon dieses Jahr kommen sollte auch noch ein zweites Szenario denkbar: Das Refresh-Chiplet könnte auf dem AM4-Package mit dem alten IOD kombiniert werden und auf dem AM5-Package mit dem neuen IOD.
Wäre denkbar, ändert aber nichts daran, dass man voraussichtlich an AM5-CPUs sowohl DDR4 als auch DDR5 in entsprechenden Boards betreiben können wird, wird also das vermeitliche Layoutproblem nicht aus der Welt schaffen, bzw. dürfte einmal mehr in der Art interpretiert werden können, dass da gar kein echtes Problem besteht. ;-)
 

Rollora

Kokü-Junkie (m/w)
RKL und ADL nutzen nicht die gleichen Kerne. Das Cypress Cove von RKL ist aller Voraussicht nach ein Sunny Cove-Backport. ADL dagegen nutzt die dritte Cove-Iteration Golden Cove (den Nachfolger von Willow Cove, den Nachfolger von Sunny Cove ;-)).
20 % gegen Syklake machen wenig Sinn, da man schon 18 % Sunny Cove zuspach. Es wäre durchaus denkbar, dass die 20 % gegen Sunny Cove anzurechnen sind, wird man aber abwarten müssen. *)
Hab ich eh auch so verstanden, wollte damit indirekt auf einen wieder mal schlampig und eigentlich unverständlich geschriebenen Artikel hinweisen.
Man widerspricht sich da ja selbst, indem man schreibt es wird der gleiche Kern benutzt
 

Casurin

BIOS-Overclocker(in)
Bezüglich deinem "interessanten" Zusammenbau war hier bisher das "2+8"-Design das kleinste, größtmöglich asymetrische Design
Ja, leider - 2+16 wäre einfach interessanter, das könnte ich für Laptops bei der Arbeit gut gebrauchen, wäre fürs Rendern und video-bearbeiten genau interessant. Derzeit würd ich sonst eher zu nem 5950X greifen, aber noch tuts die hardware und die Preise sind... nope.

**) Witzig auch das Sapphire Rapids-X in der Grafik, das hier reine Spekulation des Grafikers oder der Redaktion ist?
Sapphir Rapids wird ja bald kommen, ob das jetzt der nächste HEDT wird ist aber reine spekulation.
 

gerX7a

Software-Overclocker(in)
Sapphir Rapids wird ja bald kommen, ob das jetzt der nächste HEDT wird ist aber reine spekulation.
Bald ist relartiv. Für Sapphire Rapids-SP geht man vom Jahresende aus und vermutet gar, dass sich die Einführung nach 2022 verschieben könnte. Man wird sehen. Vielleicht wird man intern den Aurora vorab (teilweise) ausstatten, aber allgemein verfügbar könnte der Xeon gar erst später folgen. Und wie gesagt, bisher gab es nichts, das auf eine neue X/HEDT-CPU hinwies und deshalb fand ich das arg verwunderlich, weil das in der Grafik neben den zumindest halbwegs plausiblen und teilweise erhärteten Infohappen dagegen als völlige Spekulation hervorstach.
 
Zuletzt bearbeitet:

theGucky

PC-Selbstbauer(in)
Ja alles sind noch Gerüchte, Fakt ist aber Zen4 und Alder Lake kriegen neue Sockel und DDR5. Das sind für mich 2 Gründe noch ein wenig zu warten.
Zwar zeigt mein 7700k langsam seine Schwäche, aber die Spiele laufen aber trotzdem noch mit 60-120fps...auch wenn er mit der 3080 bottlenecked.
 

Dallervatan

Kabelverknoter(in)
Bei mir zuckt es auch in den Händen jetzt schon was neues einzubauen, auch wenn der Coffee Lake das noch gut macht. Werde aber auch noch abwarten und eher mal die GPU tauschen falls sich was ergibt...
 

ryev

PC-Selbstbauer(in)
na, mein 6800k ist ja ähnlich im strombedarf, passt daher xD
bin extrem auf alder lake tests gespannt!
 

PCGH_Torsten

Redaktion
Teammitglied
Höchstwahrscheinlich nicht - denn dafür müsste AMD entweder bei einem Refresh einen neuen I/O-Chip auflegen dessen Speichercontroller DDR5 kann (völlig unrentabel) oder der aktuelle I/O müsste schon DDR5 können (nahezu unmöglich beim Alter des Chips). Von erinem neuen nötigen Sockel/Boards ganz zu schweigen.

Den Refresh erwarte ich immer noch als besser selektierte ZEN3 CPUs mit etwas mehr Takt. Genau wie bei den 3000er XT CPUs - aber ohne irgendwelche architektonischen Änderungen. Überall 200-300 MHz drauflegen reicht als Übergang gegen Rocketlake wahrscheinlich. Der Showdown ist dann 2022.

Die aktuell plausibelste Theorie für Warhol nach einem simplen mini-Takt-Upgrade im Sockel AM4 wären bestehende Zen-3-CCDs mit einem neuen, bereits Raphael vorweggreifenden, IOD im Sockel AM5.


Klar. Das wichtige Wort hier ist aber "ein".
Natürlich kannste nen IO entwerfen der 1500 outs hat und mit dem Substrat dann 1000 davon auf AM4 routen und andere 1000 (500 überlappend vielleicht) auf AM5 routen, in den IO einen Speichercontroller für DDR4 UND einen für DDR5 einbauen, vielleicht auch noch PCIe4.0 UND 5.0 und so weiter.

Klar geht das technisch alles. Es ist halt nur wirtschaftlicher Suizid da du in den Chip alles mögliche einbauen musst was alles Diespace kostet und immer nur die Hälfe nutzt je nachdem in welches Package du das Ding pflanzt. Sowas kann in Einzelfällen sinnvoll sein (es gab ja schon öfter Speichercontroller die zwei Standards konnten, sowohl DDR3+4 als auch GDDR+HBM) aber wenn zusätzlich noch verschiedene Interfaces und Pinouts (und Spannungslevel und... ) gefordert sind wie in dem Fall hier kann ich mir einfach nicht vorstellen dass AMD ohne irgendeine Not dahingehend zu haben einen derartigen Stunt hinlegt. :ka:

Das ist, mit Verlaub, technischer Bullshit. Erstens haben die meisten Pins im Sockel gar nichts mit I/O zu tun, sondern dienen allein der Stromversorgung. In der Hinsicht stellen die Packages von Matisse und Vermeer bereits einen Extremfall dar, weil der Sockel AM4 für die gleichmäßige Verteilung von I/O und Stromverbrauchern bei Summit Ridge konzipiert wurde, die CPUs seit der Chiplet-Einführung aber praktisch in zwei spezialisierte Hälften geteilt sind. AMD hat also sowieso einen riesigen Rerouting-Aufwand, aber so oder so nicht im Chip.

Zweitens erfordern die meisten neuen Standards keine abweichenden Pins. DDR5 benötigt zwar ein paar Leitungen zusätzlich, ist aber weitestgehend ein Superset von DDR4. Solange der Controller intern in der Lage ist, sich für DDR4-Niveau "dumm" zu stellen, kann er entsprechenden RAM also leicht über seine DDR5-Kontakte ansteuern. Das größere Hindernis sind vermutlich die höheren Spannungen des alten Standards. Mir wäre aber von keinem der vergangenen Kombi-Angebote für DDR4+3, DDR3+2, DDR2+1 und DDR1+SDR der Einsatz eines zweiten Speicher-Controllern bekannt, sondern es war immer ein einzelner neuer, aber abwärtskompatibler. Oder glaubst du wirklich, dass Intel in Comet Lake DDR3-Funktionalität aus Skylake-Tagen reinpasten würde, wenn das zusätzliche Transistoren kosten täte? Bei PCI-Express 5 ist es noch einfacher, weil sich nur die Qualitätsanforderungen ändern und Abwärtskompatibilität sowieso Pflichtbestandteil der Spezifikationen ist.

Von daher ist ein kombinierter, neuer IOD für AMD leicht möglich und da es an den Zen3-CCDs auch wenig zu verbessern gibt, ein naheliegender Schritt. Das einzige Gegenargument ist meiner Meinung nach die aktuelle Produktionslage: Für Raphael würde ich keinen 12-nm-IOD mehr erwarten, gerade auch wegen der Datenraten neuer Schnittstellen. 7-nm-Kapazitäten sind aber weiterhin knapp und die Entwicklung eines Übergangs-IODs würde zusätzliche Kosten verursachen, abseits des vorgezogenen Sockelwechsels aber keine Vorteile bringen. Vermeer dagegen ist der Konkurrenz sowieso klar überlegen und kann einfach weiterverkauft werden.
 

Incredible Alk

Moderator
Teammitglied
Zweitens erfordern die meisten neuen Standards keine abweichenden Pins.
Das wäre mir komplett neu, zumindest bei Standards die sich durch mehr unterscheiden als in Qualutätsanforderungen der Dämpfung und den reinen Taktraten wie bei manchen pcie Neuerungen. Die ganzen unterschiedlichen pinouts der vergangenen Generationen die neue Interfacestandards eingeführt haben sollen also fast nur wegen Stromaufnahmegründen sein? Die These halte ich für äußerst gewagt.

Wenn das alles so einfach und quasi kostenlos ist warum machen es dann die Hersteller so selten? Einfacher kann man doch dann die Marktbreite kaum steigern und die eigene Chipausnutzung optimieren als wenn jeder Chip auf einmal für alles einsetzbar wäre.
 
Zuletzt bearbeitet:

PCGH_Torsten

Redaktion
Teammitglied
Gestiegene Qualitätsanforderungen können neue Pinouts erzwingen und außerdem gingen alle Änderungen außer 1151 (SKL) => 1151 (CFL) auch mit Änderungen bei den Schnittstellen oder der Organisation der Stromversorgung einher. Aber wie man unschwer an den Sockeln 1156, 1155, 1150, 1151 (SKL), 1151(CFL) und 1200 erkennen kann: An der Gesamtzahl der Kontakte hat sich wenig geändert und auch die Verteilung für verschiedene Aufgabenbereich ist sehr ähnlich geblieben. Abseits des RAMs sogar so ähnlich, dass im ostasiatischen Raum mehrere Mainboards aufgetaucht sind, die eigentlich für andere Sockel vorgesehene PCHs vollkommen problemlos und, in Anbetracht der Herstellergrößen, vermutlich minimalem Aufwand nutzen.

Abseits der CPU-Sockel machen auch die "Großen" intensiven Gebrauch von Abwärtskompatibilitäten, um einen breiten Marktteil abzudecken. Oder musst du für deine PCI-Express-3.0-Grafikkarte ein spezielles Mainboard kaufen, dass sie mit der PCI-Express-4.0-CPU verbinden kann? Brauchen USB-3.1-Anschlüsse zusätzliche Spezialdatenleigungen, damit -3.0-Sticks erkannt werden? Gibt es Inkompatibilitäten zwischen 3-Pin-Lüftern und 4-Pin-Anschlüssen oder umgekehrt? Nein, nein, nein. Das ist doch gerade eine Stärke des PCs, dass neue Standards oft die alten vollumfänglich beinhalten und dadurch Abwärtskompatibel sind.

Das wir trotzdem noch (viele) USB-3.0-Anschlüsse auf Mainboards haben und nicht (beinahe) durchgängig 3.1, liegt schlicht an den Kosten. In vielen Fällen sind die Controller sogar 3.1-tauglich, weil außer etwas Chipgüte eben nicht viel zwischen beiden Schnittstellen liegt und Neuentwicklungen deswegen alle auf den neuen Standard setzen, aber man spart sich halt das aufwendigere Routing und die Redriver für 10 GBit/s auf dem Mainboard. Genau das Gleiche könnte AMD auch mit einem PCI-E-5.0-Controller in einem AM4-Package machen und nur wenig mehr Aufwand könnte ein DDR5-Controller eine DDR4-CPU befeuern. Oder man bringt eben, in Gegenrichtung, CPUs mit Ryzen-5000-CCDs im Sockel AM5, die die neuen Standards tatsächlich auch nach außen tragen. Technisch alles kein Problem und auch nicht sonderlich teuer, wenn man den neuen Chip mit neuen Fähigkeiten sowieso braucht.

Die Frage ist nur, ob man zum jetzigen Zeitpunkt überhaupt etwas komplett neues produzieren möchte? Denn das ist die Kehrseite: Zwar sind neue Chips zum Teil sehr weit abwärtskompatibel, aber abseits von Prozessor- und Grafikkernen sind neue Chips auch selten. Etwas altes weiterzuverwenden ist halt noch billiger. Intel hat jetzt gerade den Z590 tatsächlich neu gebaut, aber vermutlich ist er nur ein minimal erweitertes Design von 2018. Der B460 und der weiterhin "aktuelle" X299 nutzen 1:1 Silizium von 2017, das seinerseits eine minimale Erweiterung eines 2015er Designs war. AMDs/ASMedias B550 ist mit hoher Wahrscheinlichkeit ein minimal augepeppter Promontory, ebenfalls aus 2017. Und von anderen Schnittstellen-Chips wollen wir gar nicht erst anfangen – der heute als werbewirksames Merkmal genutzte "ALC1200" kam bekanntermaßen schon zu Sockel-775-Zeiten zum Einsatz. Seine HDA-Aschnittstelle zum Chipsatz ist sogar älter als dieser Sockel und es dauert jetzt noch genau sieben Tage, bis ein PCGH-Leser erstmals einen Test in die Hand nehmen kann, in dem ein Audio-Codec sich über dieses Verbindungs-Niveau erhebt. Und stattdessen brandaktuelles USB 2.0 nutzt ...

Das sind die Zeiträume, in denen I/O-Chips aktualisiert werden. Den IOD kann man vielleicht eher mit alten Northbridges vergleichen, schließlich nimmt er ziemlich exakt deren Rolle ein. Aber wenn Taktvarianzen zusammenfasst, haben die auch spielend Marktpräsenzen von 5 Jahren und mehr erreicht. Würde AMD den IOD wie eine echte Northbridge aufs Board löten und CPU-Rebranding vermeiden, würde Ryzen 5000 also einfach weiter bestehen und wir bekämen irgendwann zwischen diesem Sommer und dem Zen-4-(CCX-)Launch Mainboards mit neuem IOD, DDR5 und PCI-E 5, aber altem "zweimal IF"-Sockel.
 
Zuletzt bearbeitet:
Oben Unten