Intel "accelerated": Neue Fertigung 2022 und 2023, 20 Ångström 2024

Wie ich schon in #39 explizit darlegte, betrachtete ich die ganze Zeit über das insgesamt resultierende Endergebnis aus Architketur und Fertigungsprozess (möglicherweiswe N5P?) und komme dementsprechend zu der Vermutung, dass Zen4 hier schon grundlegend ADL leicht überlegen sein wird.
Ich gehe da halt einen anderen Weg, weil IPC Betrachtungen bezogen auf alle Kerne. also Multithreading letztlich vom Powerbudget stark beeinflusst werden kann. IPC ist eine taktbereinigte Größe. Man kann das natürlich sicherstellen bei einem Test, aber dann geht's auch fröhlich damit weiter, ob man einen 12 oder 16 Kerner als Gegner erklärt und ob man PL2 ausschöpfen will, dann muss man das Testverfahren entsprechend anpassen. Traditionell bezieht sich IPC außerdem auf ST Szenarien.

Aber verstehe mich bitte nicht falsch, du kannst es natürlich so betrachten. Wir hatten dann unterschiedliche Ansätze, nur so fürs Protokoll. ^^

Wie ich schon zuvor erklärte, kann ich dir hier beim besten Willen nicht folgen.
Du sagst der L3$ limitert, d. h. in einem typischen Zen4 werden vielleicht weiterhin die 32 MiB (?) L3$ limitieren und ein nennenswerter Teil der Speicheranfrage wird bis auf das DRAM durchgereicht werden müssen, was mit beträchtlichen Verzögerungen in Form von Wartezyklen einher geht.
Wird dieser Zen4 nun erneut zusätzlich mit V-Cache kombiniert, d. h. der L3$ vergrößert sich noch einmal signifikant, wird diese Limitierung erneut hinausgezögert, d. h. ein doppelt, dreifach oder gar vierfach so großer L3$ wird das deutlich langsamere DRAM seltener ansteuern müssen. An dem Prinzip i. V. z. den für den Jahreswechsel angekündigten V-Cache-Ryzen's ändert sich nichts. Die Skalierungseffekte können etwas anders ausfallen aufgrund der unterschiedlichen IPC, des Taktes und ggf. der möglicherweise angepassten L1D$ und L2$ Größen, jedoch gibt es keinen Grund anzunehmen, dass ein V-Cache auf einem Zen4 plötzlich quasi wirkungslos wäre. - Oder missverstehen wir uns hier ebenfalls?
Entsprechend in meiner Welt ;-) da ein deutlich vergrößerter L3$ in Form eines stacked Chiplets eben eine gewisse Wirkung entfalten können wird, wird er die grundlegend von Zen4 bereitgestellte Leistung noch einmal zusätzlich erhöhen können.
Hier reden wir aneinander vorbei denke ich. Meine ursprüngliche These war, dass Zen 4 (mit 3D Cache) im Vergleich mit Zen 3 (auch mit 3D Cache!) nicht mehr so stark bei der Gamingleistung zulegen wird, weil das, was die CPUs schnell macht in Games eben der 3D Cache ist. Das heißt dann in Konsequenz, dass AMD sein Pulver mit den 3D Varianten von Ryzen 5000 bereits verschossen haben wird. Als weiteren Punkt dazu denke ich, dass Zen 4 den 3D Cache nicht besser nutzen kann, weil die Kerne etwa stärker sind. Die Kerne selbst sind bei der Sache nicht der limitierende Faktor, sondern der Cache. Diese Aussage gilt nicht, wenn Zen 4 höher taktet und der L3 Cache weiterhin so schnell wieder am höchsten taktende Kern im CCD taktet.
 
Zuletzt bearbeitet von einem Moderator:
Die sollen den ganzen Kram um Nanometer und deren kryptischen Bezeichnungen bleiben lassen.
Einfach die tollen Bezeichnungen bei den Monitorherstellern wie z.B. 4ms und 1ms Reaktionszeit abschauen, perfektes Marketing für leichtgläubige Käufer, jedoch mit dem Vorteil, dass es jeder versteht und sich keinen Kopf mehr machen muss, da es ein einheitlicher "Standard" ist. ^^

Ja, ne, mal im Ernst: warum veröffentlichen Hersteller ihre Herstellungsverfahren, wenn sie anschließend dann ständig darum herumdrucksen und es besser reden wollen?
Bei den Monitoren war 1ms und 4ms ja auch für die Monitorhersteller noch zu sehr nachteilig für die 4ms Geräte (Gaming 1ms, Office 4ms, bäh!), also hat jetzt jeder einfach automatisch 1ms MRPT, basta, alle zufrieden, jeder Kunde hat Gaming, super duper Lösung, tralala.
Also: ab sofort haben TSMC, Intel und der Rest alle 1+nm Fertigung, perfekt, gekauft! Anders wird wohl niemand jemals glücklich werden und der Tratsch und Zoff bis zum Ende der Welt weiter gehen.
Warum die Kritik? Intel hat hier doch gemäß deiner Erwartungshaltung quasi "alles richtig gemacht". Die haben Mitte des letzten Jahrzehnts die neue Prozessentwicklung in die Wege geleitet und sind bei ihrem damaligen Namen "10nm" verblieben (mit ihren "7nm" übrigens ebenso) und haben diesen nicht marketingtechnisch justiert ... was aber eben auch daran lag, dass Intel nie wirklich unmittelbar mit den Prozessen (bzw. deren Namen) konkurrieren musste, weil sie halt keine Foundry waren.

Jetzt dagegen gleichen sie sich lediglich an Samsung, primär jedoch an TSMC an, was ebenso leicht nachvollziehbar und auch vollkommen legitim ist, denn insbesondere letztere haben ihre Prozessnamen seit langem im Markt etabliert, d. h. egal wie (un)passend diese bzgl. der realen Strukturgrößen auch sein mögen, so kann dennoch jeder Interessierte damit etwas anfangen. Entsprechend muss Intel, damit sie sich im Zuge ihrer neuen IDM 2.0/IFS-Strategie nicht gleich selbst ein Bein stellen, sich natürlich an TSMC "angleichen", denn es wäre reichlich dumm ein quasi unverständlich/unvergleichbares Portfolio zu bewerben.

Interessant ist jedoch auch das komplett andersartige Namensschema ab dem Einzug ihrer GAA-Technologie. Hier sucht man offensichtlich keinen Vergleich mehr zu TSMC, die ihre Linie mit N5, N4, N3 und dann weiter zu N2 fortsetzen. Das könnte man nun so interpretieren, dass Intel es ab diesem Zeitpunk nicht mehr für notwendig erachtet sich ab da an die Konkurrenz angleichen zu müssen.

Ich gehe da halt einen anderen Weg, weil IPC Betrachtungen bezogen auf alle Kerne. also Multithreading letztlich vom Powerbudget stark beeinflusst werden kann. IPC ist eine taktbereinigte Größe. Man kann das natürlich sicherstellen bei einem Test, aber dann geht's auch fröhlich damit weiter, ob man einen 12 oder 16 Kerner als Gegner erklärt und ob man PL2 ausschöpfen will, dann muss man das Testverfahren entsprechend anpassen. Traditionell bezieht sich IPC außerdem auf ST Szenarien.

Aber verstehe mich bitte nicht falsch, du kannst es natürlich so betrachten. Wir hatten dann unterschiedliche Ansätze, nur so fürs Protokoll. ^^
Alles ok. ;-) Ergänzend aber noch einmal zu deinem ersten Satz: Die Abhängigkeit besteht zweifellos, dürfte dann aber Zen4 noch einmal deutlichen Aufschub geben, denn TSMCs N5 wird bzgl. Power Efficiency sicherlich noch einmal ein gutes Stückchen drauflegen i. V. z. 10nm ESF oder auch zum N7. Bereits früh sprach TSMC bzgl. dem N5 i. V. z. N7 bei Iso-Perf von bis zu +30 % PowEff, beim N5P i. V. z. N5 sprachen sie noch einmal von bis zu 15 %, d. h. der/die Prozesse haben also durchaus das Potential viele Zen4-Kerne mit im Mittel höherem Takt laufen zu lassen (zusätzlich zu möglichen architektonischen Verbesserungen).

Hier reden wir aneinander vorbei denke ich. Meine ursprüngliche These war, dass Zen 4 (mit 3D Cache) im Vergleich mit Zen 3 (auch mit 3D Cache!) nicht mehr so stark bei der Gamingleistung zulegen wird, weil das, was die CPUs schnell macht in Games eben der 3D Cache ist. Das heißt dann in Konsequenz, dass AMD sein Pulver mit den 3D Varianten von Ryzen 5000 bereits verschossen haben wird. Als weiteren Punkt dazu denke ich, dass Zen 4 den 3D Cache nicht besser nutzen kann, weil die Kerne etwa stärker sind. Die Kerne selbst sind bei der Sache nicht der limitierende Faktor, sondern der Cache. Diese Aussage gilt nicht, wenn Zen 4 höher taktet und der L3 Cache weiterhin so schnell wieder am höchsten taktende Kern im CCD taktet.
Ok, ein Missverständnis, du betrachtetest also implizit Zen3+VC vs. Zen4+VC. Dennoch denke ich, dass du die Wirkung des Caches hier dann in Verbindung mit der neuen Architektur als viel zu gering bewertest, denn ein großer Cache bringt grundsätzlich immer etwas, jedoch dein "Pulver verschossen" liest sich für mich eher so, also wenn du in diesem speziellen Szenario den Gesamtzusatzeffekt eher gegen Null bewertest. Vielleicht meinerseits ein letztes Mal mit ein paar fiktiven Zahlen, die keinen Anspruch auf korrekte Proportionen erheben und nur als Erklärungsansatz dienen sollen und selbstredend keine Feinheiten wie spezifische Workloads berücksichtigen, etc.:

Absolute Leistung, MT:

1] Zen3: 100
Ausgangsbasis

2] ALD: 110
Legt 10 % zu aufgrund der deutlich überarbeiteten Mirkoarchitektur und des Prozesses, der nun vergleichbare Taktraten zu 14nm fahren kann, sodass die Architektur vollends zur Geltung kommt.

3] Zen3 + V-Cache: 115
Architektur und möglicherweise auch Takt bleiben unverändert, der größere Cache sorgt dennoch für mehr Durchsatz, da weniger DRAM-Zugriffe notwendig sind.

4] Zen4: 115
Hier die Zugewinne als eine Kombination aus Architektur und Prozess skizziert. Eine derart relative Größenordnung würde ich schon für realistisch halten, bzw. möglicherweise gar noch ein klein wenig mehr erwarten.

5] Zen4 + V-Cache: 125
Der zusätzlich hinzukommende Cache wird die Geamtleistung noch einmal steigern, denn das Problem mit den langsamen DRAM-Zugriffen bleibt unverändert bestehen, selbst bei DDR5, das um Größenordnungen langsamer als der L3$ ist.
Darüber hinaus, ob der optionale, große L3$ hier zwangsweise so deutlich viel weniger bringt, würde ich gar nicht mal beschwören wollen. Ein geringerer Effekt wäre sicherlich möglich (quasi kein Effekt ist sicherlich auszuschließen), jedoch könnte dessen Wirkung möglicherweise in einem gewissen Rahmen gar auch unverändert hoch bleiben, denn wenn die Kerne über einen deutlich höheren, theoretischen Durchsatz verfügen, werden die natürlich umso empfindlicher auf ein limitierendes Speichersubsystem reagieren.
Ob der V-Cache hier i. V. z. Zen3 + V-Cache nun 100 %ig die gleichen (relativen) Zugewinne ermöglichen wird oder vielleicht hier nur noch +80 % oder vielleicht nur +50 % weiß ich aufgrund mangelnder Referenzen nicht zu bewerten, dagegen ein Zusammenschrumpfen auf bspw. nur noch +20 % oder gar weniger erscheint mir dagegen eher ausgeschlossen, d. h. ADL wird in absoluter Leistung i. V. z. Zen4 + V-Cache klar unterlegen sein und dementsprechend schiebt Intel auch noch ein weiteres Mal ein Update in 10nm ESF ein, bevor dann was "erstzunehmendes" ;-) in Intel 4 kommt.
 
Zuletzt bearbeitet:
Dennoch denke ich, dass du die Wirkung des Caches hier dann in Verbindung mit der neuen Architektur als viel zu gering bewertest, denn ein großer Cache bringt grundsätzlich immer etwas, jedoch dein "Pulver verschossen" liest sich für mich eher so, also wenn du in diesem speziellen Szenario den Gesamtzusatzeffekt eher gegen Null bewertest.
Gegen Null klingt drastisch, aber ja, ich denke, dass Zen 4 mit 3D Cache bei der Gaming Leistung nicht signifikant mehr drauflegen wird im Vergleich mit Ryzen 5000 + 3D Cache bei gleichem Takt und gleicher Kernzahl. Ich werde das natürlich ausgiebig testen. Wir werden sehen. ^^
 
Das weiß man letzten Endes nicht, da Intel mit keiner Silbe ein etwaiges Auftragsvolumen erwähnte und insofern mutet es auch etwas merkwürdig an, dass der Autor des Artikels die großen, bekannten Namen auch zwangsweise mit einem vermeintlich großen Auftragsvolumen gleichgesetzt verstanden wissen will.
Darüber hinaus erklärte Intel auch selbst mehrfach, dass Amazon "nur" ihre Packaging-Technologie nutzen wird, d. h. die Chips kommen naütrlicherweise aus einer anderen Foundry, aber selbst das muss nicht zwingend fragwürdig sein, denn anscheinend hat man hier einen Kunden gewonnen und das der nicht gleich seine Designs über Board wirft und komplett neu für Intel's Prozesse und Tools entwickeln will, dürfte leicht nachvollziehbar sein.
Nicht weniger merkwürdig ist die zitierte Frage an Qualcomm's CEO, denn einerseis hatte man hier die Absicht, den vermeintlichen Deal näher zu beleuchten, lässt sich aber mit einer völlig schwammigen Aussage abspeisen und gibt sich zufrieden mit einem ...
"We are evaluating their technology" Was Intel ja bereits selbst erklärte und ebenso vollkommen natürlich ist, denn man will ja schließlich wissen ob Intels Roadmap ernstzunehmen ist, bevor man seine eigene Planung (wenn auch nur in Teilen) daraufhin auslegt. Der CEO hat hier also gesichert nichts falsches gesagt, aber auch nichts neues und in der Art wie er es formulierte, hat er gleichzeitig auch nichts ausgeschlossen.
"We don't yet have a specific product plan at this point" Welch' überraschende Aussage, denn ich kann mich nicht erinnern, dass Apple, Samsung oder auch Qualcomm schon mal zuvor über Produkte, die drei, vier Jahre in der Zukunft liegen, sich vorab nennenswert ausgelassen haben.
Hätte der Autor des Artikels den Punkt klären wollen, hätte er eine Ja/Nein-Frage stellen können, anscheinend wollte er das aber nicht oder hatte keine Gelegenheit dazu und so stochert er hier nun im Trüben und rät munter drauflos.
Darüber hinaus lässt er eine alternative Betrachtungsweise zudem auch noch gleich ganz unter den Tisch fallen, denn einerseits wird Qualcomm natürlich versuchen die Foundries gegeneinander auszuspielen, um für sich den besten Deal herauszuholen, andererseits, gäbe es hier jetzt schon einen Deal mit festen Zusagen, wäre das für Qualcomm auch nicht nur von Vorteil, denn warum sollten sich Samsung und/oder TSMC in den kommenden zwei, drei Jahren anstrengen, wenn schon bekannt wäre, dass ein gewisses Auftragsvolumen in 2025 gesichert zu Intel abwandern würde. Und dementsprechend ignoriert der CEO die Teilfrage des Autors auch komplett, die hier ein wenig Licht hätte auf das Ganze werfen können ("... what sort of commitment is this on your [Qualcomm's] part? Is that sort of a volume commitment at this point? ...")
Abgesehen davon, dass der Autor hier ein paar Zweifel verstreut hat, ist man am Ende des Artikels genau so schalu wie zuvor und es wurden effektiv keine Fragen beantwortet, sondern nur ein paar Mutmaßungen in den Raum gestellt.
Hier wird man wohl einfach noch ein wenig abwarten müssen. Darüber hinaus bleibt aber auch zu vermuten, dass IFS spätestens mittelfristig als eigenens Bilanzsegment ausgewiesen wird, d. h. das Rätselraten wird sich damit dann per se erledigt haben ...
 
Der Autor will offensichtlich Stimmung mit Inhalten machen, die längst klar waren (siehe auch diese News...)
Intel Präsentation:
"Amazon nutzt unser Packaging"
Semi: "Skandal: Amazon lässt gar nicht bei Intel fertigen, sondern nutzt nur Intel Packaging!!!"
Intel Präsentation:
"Qualcomm nutzt Intel als dritten Foundry-Partner [neben zwei bestehenden]"
Semi: "Skandal: Qualcomm fertigt gar nicht exklusiv bei Intel!!!"

Einzig die Betonung, dass Qualcomm noch keine konkreten Produktpläne angibt, gab es so bei Intel selbst nicht. Aber da muss ich voll zustimmen: Niemand, der auch nur einen Hauch Ahnung von der Branche hat, würde von einem fabless-Entwickler eine abschließende Aussage zur Fertigung in vier Jahren erwarten. Selbst wenn die Planung ausnahmsweise mal soweit reichen sollte, würde man noch nicht öffentlich darüber reden. Man hätte genauso gut fragen können, welche Chip sie bei TSMC im nach-"2nm"-Node bauen lassen werden, und die Antwort wäre genauso unscharf gewesen.
 
Zuletzt bearbeitet:
@gerX7a Auf die Reviews des 5700G habe ich nur gewartet. ^^ Die Ergebnisse belegen quasi meine Theorie, dass Zen 4 mit 3D Cache gegenüber Zen 3 mit 3D Cache (taktbereinigt) kaum zulegen wird. Zumindest wird es stark plausibel dadurch.

Der 5700G ist laut PCGH Benchmarks gerade mal 5% schneller in Games als der 3700X. Der 5700G taktet ca. mit 4.6GHz, der 3700X mit 4.2-4.3GHz soweit ich weiß. Taktbereinigt kommt von der hohen IPC von Zen 3 also im Grunde nichts an bezogen auf die Spieleleistung. Ist ist einzig der größere Cache und der Takt am Ende.

Daher vermute ich, dass es sich mit Zen 4 sehr ähnlich verhält.
 
Zuletzt bearbeitet von einem Moderator:
Hier verstehe ich nicht ganz welche Ableitungen du hier in Verbidung zum V-Cache zu erstellen versuchst?
Beim Vergleich 5700G zu 3700X kommt nur ein realtiv gesehen geringer Leistungszuwachs hinzu weil:
- der L3$ nur halb so groß ist
- man auf PCIe 3 beschränkt ist
Entsprechend verliert man einen Teil der möglichen Zugewinne durch die neuere und durchsatzstärkere Architektur und den gemittelt leicht höheren Takt.
Entsprechendes sieht man ja auch beim 5600X, der diese Punkte kompensiert und im Index dann wieder deutlich besser abschneidet als der 5700G (immerhin +11 % im wenig relevanten 720p ;-)) ohwohl er takttechnisch vermutlich nur genau so schnell betrieben wird.

Wie schon mal gesagt, wenn Zen3 als Basisarchitektur hier wie von AMD proklamiert mittels V-Cache im Gaming deutlich zulegen kann, dann wird das Zen4 ebenso können (relativ gesehen vielleicht etwas weniger, aber dennoch in bedeutendem Umfang). Und das liegt schlicht daran, dass der Wirkmechanismus hier in beiden Fällen der gleiche ist: die Reduzierung der Speicheranfragen auf das im Vergleich zum L3$ deutlich langsamere DRAM (egal ob DDR5 oder DDR4).
 
Hier verstehe ich nicht ganz welche Ableitungen du hier in Verbidung zum V-Cache zu erstellen versuchst?
Beim Vergleich 5700G zu 3700X kommt nur ein realtiv gesehen geringer Leistungszuwachs hinzu weil:
- der L3$ nur halb so groß ist
- man auf PCIe 3 beschränkt ist
Hm, bin ehrlich gesagt verwundert über deine Argumente. :confused: PCIe 3 hat keine nennenswerten Auswirkungen in CPU-Tests (CPU-limitierten Szenarien). Die Gesamtgröße des Caches ist ja in der Regel nicht entscheidend, ansonsten müssten die 2-CCD Varianten von Ryzen 5000 mit 64MB L3 Cache deutlich schneller sein in Games, was takt- und corebereinigt nicht der Fall ist. Entscheidend ist vielmehr der pro Thread maximal verfügbare L3 Cache und der ist beim 5700G (1-CCD) und 3700X (2-CCX) mit 16MB identisch. So was wie shared oder Remote Cache gibt es bei Ryzen nicht.

Du kannst das Pferd auch anders herum aufzäumen. Warum bricht der 5700G gegenüber dem 5800X so deutlich ein? Der Takt ist ziemlich vergleichbar (100MHz Differenz im Mittel). Das PL ist nicht das Problem. Die Speicherspec ist identisch. Es ist der Cache. Die IPC der Kerne spielt keine messbare Rolle.
Wie schon mal gesagt, wenn Zen3 als Basisarchitektur hier wie von AMD proklamiert mittels V-Cache im Gaming deutlich zulegen kann, dann wird das Zen4 ebenso können (relativ gesehen vielleicht etwas weniger, aber dennoch in bedeutendem Umfang).
Verstehe ich gerade auch nicht den Satz. Natürlich legen beide Archs zu, aber verglichen untereinander wird der Unterschied kaum messbar sein, weil das, was die CPUs schnell macht in Games nicht die Kerne mit mehr IPC sind, sondern der 3D Cache.

Und all das zeigen die Benchmarks mit dem 5700G.
 
Zuletzt bearbeitet von einem Moderator:
PCIe3 macht hier aber wenig aus. Würde mich überraschen wenn es überhaupt 1-2% sind. Im GPU-Limit könnten es schon eher >2% sein, aber auch nicht bei jedem Spiel. Höher fällt der Unterschied aus, wenn der Grafikspeicher überläuft, siehe RX 5500 4GB in Systemen mit PCIe 3.0.

Bei der Anwendungsleistung dürfte es auch kein fühlbaren Unterschied bedeuten, in den allermeisten Fällen braucht man die höhere Übertragungsleistung von PCIe4 noch gar nicht.


EDIT: Unzuverlässige Foren-Funktion, bzgl. Hinweis auf neue Beiträge während man schreibt ...
 
Hm, bin ehrlich gesagt verwundert über deine Argumente. :confused: PCIe 3 hat keine nennenswerten Auswirkungen in CPU-Tests (CPU-limitierten Szenarien). Die Gesamtgröße des Caches ist ja in der Regel nicht entscheidend, ansonsten müssten die 2-CCD Varianten von Ryzen 5000 mit 64MB L3 Cache deutlich schneller sein in Games, was takt- und corebereinigt nicht der Fall ist. Entscheidend ist vielmehr der pro Thread maximal verfügbare L3 Cache und der ist beim 5700G (1-CCD) und 3700X (2-CCX) mit 16MB identisch. So was wie shared oder Remote Cache gibt es bei Ryzen nicht.

Du kannst das Pferd auch anders herum aufzäumen. Warum bricht der 5700G gegenüber dem 5800X so deutlich ein? Der Takt ist ziemlich vergleichbar. Das PL ist nicht das Problem. Die Speicherspec ist identisch. Ist der Cache. Die IPC der Kerne spielt keine messbare Rolle.

Verstehe ich gerade auch nicht den Satz. Natürlich legen beide Archs zu, aber verglichen untereinander wird der Unterschied kaum messbar sein, weil das, was die CPUs schnell macht in Games nicht die Kerne mit mehr IPC sind, sondern der 3D Cache.

Und all das zeigen die Benchmarks mit dem 5700G.
Du verwirrst mich immer mehr bzgl. diesem Thema (nicht böse gemeint, aber meine Fragezeichen wachsen zunehmend).
(Nachträglich ergänzt nach Durcharbeitung deines gesamten Posts: Vielleicht aber aufgrund nur einzelner, verwirrender Aussagen, s. u.)

Kurzform: Das Ergebnis 5700G zu 3700X ist vollkommen erwartbar und zeigt keine Überraschungen. Zudem zeigt es (anteilsmäßig) die Leistungsverluste durch einen kleineren Cache auf (relativ zu Vermeer).

Einerseits haben ich nirgends gigantische Leistungszugewinne von PCIe4 impliziert, andererseits wird die Beschränkung auf 3.0 dennoch einen kleine Effekt haben, möglicherweise hier gar einen etwas größeren, da hier wesentlich mehr Frames als in hohen Auflösungen berechnet werden und damit vermutlich auch noch etwas mehr über den PEG geschickt wird (gesichert quantifizieren kann ich das nicht, lässt sich aber theoretisch leicht erahnen, denn wenn ich davon ausgehe, dass im Test angenommenerweise keine Assets nachgeladen werden müssen, steigt der Komminikaitonsaufwand zw. CPU und GPU dennoch mit jedem zusätzlichen Frame).

"Die Gesamtgröße des Caches ist ja in der Regel nicht entscheidend"
Extrem obskur (selbst im Rahmen deiner ansonsten zu diesem Thema getätigten Aussagen; ich vermute hier hast du dich vertan? Andererseits verfolgt du den Gedanke aj nachfolgend gar noch weiter?!?), denn AMD zeigte mit ihrer frühen V-Cache-Demonstration genau das Gegenteil und der um 200 % größere L3$ soll hier angeblich +12 bis +15 % mehr Fps bringen. und die Größe des L3$ ist der einzige Unterschied der V-Cache-Modelle nach AMDs bisherigen Aussagen.
Übrigens, dass die 2-CCD-Modelle keine gigantischen Leistungs-Booster aufgrund des Caches erfahren liegt schlicht daran, dass hier Daten redundant in beiden Caches vorgehalten werden. Effektiv ist das ein 2x32 MiB L3$ und kein 64 MiB L3$. Müssten hier Kerne von CCD1 unentwegt wegen Datentransfers den Weg über den IF und IOD nehmen um auf den Cache des CCD2 zuzugreifen, würde das den Chip beträchtlich ausbremsen und das zusätzlich, denn die Latenzen erhöhten sich bereits alleine in Verbindung mit der Vergrößerung auf 32 MiB/CCD mit Zen2.
Entsprechend schreibt auch AnandTech: "The single chiplet design means 32 MB of L3 cache total (technically it’s still the same that a single core can access as the Ryzen 9 parts" und man sieht im Latency-Diagramm des 5950X auch, dass die Latenzen um ein Vielfaches ansteigen, sobald man die 32 MiB überschreitet. (Beim 3950X findet diese "Latenz-Explosion" entsprechend bereits bei 16 MiB statt, weil hier dass ältere CCD bereits einen zweigeteilten L3$ besaß.)

Und dann verwirrst du gleich noch mehr im Kontext deiner vorausgegangenen Aussagen, denn
"Entscheidend ist vielmehr der pro Thread maximal verfügbare L3 Cache und der ist beim 5700G (1-CCD) und 3700X (2-CCX) mit 16MB identisch. So was wie shared oder Remote Cache gibt es bei Ryzen nicht."
die wiederum ist plausibel. Witzigerweise widersprichst du dir damit aber gar selbst, s. o.
Und das hat nichts mit das Pferd-von-hinten-aufzäumen zu tun. Beim 5700G und 3700G hat man grob vergleichbaren Takt und einen vergleichbar großen L3$. Entsprechend fällt der Leistungszugewinn der Zen3-APU gering aus, weil hier die Zugewinne durch den größeren Cache fehlen, der offensichtlich einen nennenswerten Anteil an den Gesamtzuwächsen von Zen3 auf dem Desktop hat.

Ahhrg ... schon wieder Missverständnisse? Jedenfalls dein letzter Absatz deutet darauf hin:

"Verstehe ich gerade auch nicht den Satz. Natürlich legen beide Archs zu, aber verglichen untereinander wird der Unterschied kaum messbar sein, weil das, was die CPUs schnell macht in Games nicht die Kerne mit mehr IPC sind, sondern der 3D Cache."

Noch mal: Ich rede immer noch und unverändert von absoluter Leistung:
Zen2 : 100
Zen3 : 115
Zen3+VC: 130
Zen4: 130
Zen4+VC: 145
Also bringt auch die Kombination des V-Cache mit Zen4 gegenüber der reinen Basisarchitektur noch einmal ein signifikantes Leistungsplus. (Die Werte nicht wörtlich nehmen, rein zu Demonstrationszwecken).
Was natürlich absurd ist, wäre, dass ein V-Cache bei Zen3 +15 bringt, bei Zen4 aber plötzlich nur +5 oder gar +30 bringen können soll. (Genaugenommen würde der Zugewinn gar tendenziell höher werden, da bei grob gleichschnellem DRAM die schnellere CPU zunehmend ausgebremst wird.)
Darüber hinaus an deinen früheren Satz angelehnt:
"Meine ursprüngliche These war, dass Zen 4 (mit 3D Cache) im Vergleich mit Zen 3 (auch mit 3D Cache!) nicht mehr so stark bei der Gamingleistung zulegen wird ..."
Absolut gesehen wäre diese Aussage falsch (s. o. 130 vs. 145), wenn du dagegen den relativen Zugewinn meinst, dürfte das grob hinkommen, wobei, wie schon gesagt, eine noch schnellere CPU noch etwas mehr von einem größeren L3$ profitieren wird.

Anders dargestellt:

Theoretische IPC, wenn das DRAM nicht beschränken würde:
Zen3: 100
Effektive IPC im regulären Ausbau: 32 MiB L3$ + 3200er DRAM
Zen3: 83
Effektive IPC mit 96 MiB L3$
Zen3: 95
Zen4's theoretische IPC wird entsprechend deutlich höher liegen und die wird sich ähnlich verhalten.

Letzten Endes bestimmt die Cache-Größe einfach in welchem Umfang die jeweilige Architektur ihren vollen, theoretischen Leistungsdurchsatz entfalten kann. Dass die Cache-Größen typischerweise weit unterhalb des effektiven Maximums konzipiert werden, ist schlicht ein wirtschaftlicher Faktor, denn mit bspw. 32 MiB kann Zen3 seine Leistung offensichtlich schon ausreichend gut entfalten, mit dagegen 96 MiB offensichtlich gar noch deutlich besser (in vielen Szenarien). Möglicherweise würden selbst 128 MiB noch was signifikant bringen, darüber hinaus dürfte die "Wirkkurve" jedoch zunehmend abflachen, da vollkommener Random-Access dann doch eher wieder ein theoretischer Benchmark ist.
Bei Zen4 wird es gleichermaßen sein. Reguläre Modelle werden vielleicht weiterhin unverändert 32 MiB on-die haben. darüber hinaus wird es möglicherweise auch hier später erneut V-Cache-Modelle geben. Hier kann ich mir gut vorstellen, dass AMD die hinauszögern wird um Meteor Lake zu kontern, da man vielleicht bis dahin ansonsten nichts Neueres haben wird. (Zen5 dürfte wohl erst 2024 erscheinen).

Es wird interessant zu sehen sein, was eine mögliche HEDT-Plattform auf Basis von Sapphire Rapids SP werden könnte, wenn die bspw. auch 32 GiB HBM2 bieten sollten. Da hier ein DRAM-less Mode (zumindest beim Server) möglich sein soll, könnte man hier ein System mit gigantischer Bandbreite zusammenzimmern (wohl. 500+ GiB/s, also grob Faktor 5x ggü. regulärem 2-Kanal-DDR5). Eine jedoch andere Frage ist, wie sich das HBM2 bzgl. Latenzen verhält, wobei, da das alles on-Chip ist, wären die möglichen negativen Effekte vermutlich eher geringer. Könnte ein Enthusiast-Gamers-Dream werden. ;-)
 
@gerX7a Du musst dir schon ein bisschen Mühe geben, mich zu verstehen. Viele Dinge werden aus dem Kontext klar und müssen dann auch nicht gesondert diskutiert werden. Dann musst das auch nicht als verrwirrend beschreiben, sondern verstehen, wie es gemeint ist.

Echt mal jetzt, du gibst dir Null Mühe, stattdessen kommst du mit irgendwelchen Sachen, die klar sind oder längst geklärt sein sollten. Bin ein wenig angefressen deswegen gerade.

Mit "Gesamtgröße des L3 Caches" ist doch offenbar gemeint die Summe über alle CCX/CCD. Ich meine, ich habe doch genügend Zusatzinfos geliefert, um genau diesen Sachverhalt zu verstehen. Die Gesamtgröße ist doch völlig egal, was zählt ist, was ein Thread maximal nutzen kann und das sind 16MB beim 5700G und bei Zen 2 sowie 32MB bei Zen 3.

Es ging doch darum, dass du meine Ausgangsthese nicht nachvollziehen konntest. Ich hatte das doch ursprünglich so formuliert: AMD wird sein Pulver mit Zen 3 + 3D Cache in Bezug auf Gaming bereits verschossen haben. Zen 4 + 3D Cache wird das nicht großartig toppen können, weil der Cache der entscheidende Faktor ist. Ich gehe dabei natürlich davon aus, dass die Summe "standard Cache" + 3D Cache pro CCD gleich groß sein wird.

Die grundsätzliche Idee dahinter ist, dass der Cache der limitierende Faktor ist und nicht die Kerne (IPC). Und jetzt komm nicht damit, dass IPC nicht ohne Cache bestimmt werden kann. :D Ja, es geht um "Nicht-Gaming-IPC". Der 5700G hat mitunter 20% mehr Anwendungs-IPC, ist aber (taktbereinigt) in Games gerade mal so schnell wie der 3700X. Und komm jetzt auch nicht damit, dass der 5700G ja so schnell ist wie der 3700X, obwohl eben dieser doppelt so viel Cache hat, dann schlag ich dich. :D Ein Thread kann leider nur 16MB innerhalb eines CCX nutzen. Die anderen 16MB im anderen CCX nützen nichts, weil die nicht genutzt werden können vom gleichen Thread.
 
Lol, wenn ich mir "Null Mühe" geben würde, würde ich meine Antwort auf einen Einzeiler mit nicht mehr als ein Dutzend Wörter beschränken. ;-)
Du verwendet leider zuweilen widersprüchliche Formulierungen, so bspw. die Cachegröße ist egal und weist dann aber explizit auf die konkreten Cachegrößen hin.

Was ist den nun deine Kernaussage? Versuche die doch mal in einem einzigen Satz zu formulieren. - Etwa dass Gaming mit Zen4 nicht mehr nennenswert schneller werden kann?
 
Fängst du jetzt schon wieder von Cachegröße an, obwohl ich von der Gesamtgröße als Summe aller CCX/CCD spreche.

Die Mühe, das zu verstehen, kann man doch erwarten, oder irre ich mich da??
 
Zurück