Ich denke das war ohnehin nie vorgesehen für den Consumer-Desktop. Intel behauptet selber, man wolle AVX-512 "top to bottom" anbieten, weil dann die Akzeptanz steige. Klappt zwar offenbar nicht sonderlich gut außerhalb von Rechenzentren, aber man bleibt dabei. Sapphire-Rapids hat ja AVX-512 und eine mögliche HEDT/Workstation-Plattform quasi sicher ebenfalls(AMD hat ja bereits AVX-512 für die komende Zen4 Architektur angekündigt).
Rocket Lake halte ich was das angeht für einen Unfall wegen des notwendigen Backports und dem Druck da schnell zu liefern.
Eine fehlerhafte Interpretation. Rocket Lake war kein Unfall sondern das Design besteht schlicht aus einer einzigen Kernarchitektur und deshalb hat man das vorhandene AVX-512 hier auch aktiviert belassen. Die Mainstream-Produkte von Ice Lake, Tiger Lake und Rocket Lake verfügen alle über AVX-512, wobei man hier inbesondere das VNNI-Subset für den Consumer-Markt als wichtig erachtet.
In Lakefield, dem ersten Hybrid Technology Design hat man es (sowie gar AVX generell) damals deaktiviert um die ISA zu vereinheitlichen, da die Tremont-Kerne dieses nicht untersützen und der Support auf dem Sunny Cove-Kern noch mehr Aufwand beim Scheduling bedeutet hätte. Zudem machte es bei diesem Low-Power-Design wenig Sinn, diesen stromhungrigeren Betriebsmodus zu unterstützen.
Alder Lake folgt grundlegend der gleichen Schiene und hier ist AVX-512 deaktiviert um eine vereinheitlichte ISA anbieten zu können. Hier hat man jedoch nun VNNI in Form einer 256bittigen Variante bereitgestellt, sodass man nicht mehr auf diese Funktionalität verzichten muss.
Sapphire Rapids SP verwendet nur große Kerne, sodass hier AVX-512 wieder aktiviert wird (zudem hier erneut mit einer zweiten FMA-512-Einheit auf Scheduler-Port 5), zumal es ja auch mit der übrigen Funktionalität mehr auf Datacenter-Workloads abzielt und hier kommt nun noch zusätzlich AMX hinzu.
In 2022 wird dann AMD mit AVX-512-Support in Zen4 nachziehen. Dass man hier die Funktionalität in den Consumer-Chips deaktivieren wird, erscheint dagegen eher unwahrscheinlich, sodass die entsprechende Basis im Consumer-Markt sich weiter vergrößern wird.
Raptor Lake wird weiterhin Gracemont E-Kerne verwenden, d. h. es bleibt anzunehmen, dass dieses Design sich mit 256bittigem AVX begnügen wird. In Meteor Lake sollen dagegen neue E-Kerne zum Einsatz kommen, d. h. man wird abwarten müssen, was Intel hier vorhat, zumal auch zukünftige, weitere Scheduler-Optimierungen denkbar wären, die dann auch gar mit einer gemischten ISA zurechtkommen könnten.
*) Btw, der Backport bei RKL diente zweifellos alles andere als dazu "
etwas schnell abzuliefern", denn Sunny Cove wurde ursprünglich explizit auf den 10nm-Prozess ausgerichtet, sodass der Backport mit beträchtlichem Aufwand und damit zeitlichen Verlusten behaftet gewesen sein wird. Dieser war jedoch unumgänglich, da man einerseits noch keine ausreichend hohen Taktraten mit den alten 10nm erreichen konnte und andererseits, da man noch nicht ausreichende 10nm-Kapazitäten (und zu der Zeit möglicherweise auch keinen ausreichend guten Yield) für eine Consumer-Massenfertigung hatte (zudem in dieser Chipgröße).
