AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

[wurstkuchen]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Das Wort "volldeaktiviert" bedeutet, dass alle Funktionen (eines Dies) inaktiv sind. Es macht aber keine Aussage über die Art der Deaktivierung. Zur Quellenlage empfehle ich, mehr als nur Überschriften zu lesen.

Voll-deaktiviert heißt irreparable deaktiviert (kein physikalischer Zugriff mehr möglich). Software seitig wäre zB semi-deaktiviert (nur virtuell geblockt). Überschriften lesen reicht hier aber oft aus.

 

[eXitus537]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

@wurstkuchen:

Könnte ja durch die fehlenden Bauteile durchaus so sein, siehe meinen Post #59.

 

[Snowhack]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Hä? Im Titel steht doch schon "volldeaktiviert", also gehe ich von Laser-Cut aus bzw Zerstörung der Dies. Also weiß es die PCGH nicht und hat es einfach mal in den Raum gestellt? Alles andere als Laser-Cut wäre mehr als dumm von AMD und unrealistisch.

Und da ist er wieder, man hab ich dich vermisst

 

[Palmdale]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Eins muss man AMD lassen: mit wesentlich begrenzteren Mitteln im Vergleich zur Konkurrenz eine echt clevere Produktfertigung hinzulegen mit modularem Aufbau

 

[Th3D3str0y3r]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Ich vermute mal, das liegt schlicht am Köpfen - die wurden dabei mit abgerissen.

Wenn hat er da höchstens reingeschnitten, die sind ja nicht verklebt/-lötet.
Außerdem hätte er es wohl gemerkt wenn da irgendwo was abgefallen wäre/am Heatspreader kleben würde.

 

[Oberst Klink]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Wer hat denn eigentlich etwas anderes erwartet? War doch klar, dass TR vier CCX hat und nicht zwei. Ist eben auch nur ein teildeaktivierter Epyc. Das ist ja auch das tolle an der Modulbauweise. Man kann relativ einfach den Ausschuss vergolden.

 

[HudsonTheReal]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Das heißt 4 mal Klebstoff? Woooooooooaaaaaaahhhhhhhhhhhhhhh!!!!

 

[bschicht86]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Ich spekulier mal:

Die Fertigungsstraße produziert nur EPYC. Falls bei der Prüfung festgestellt wird, dass ein DIE komplett platt ist, wird es ein Threadripper und die Markierungen werden entsprechend gestanzt.

Interessant wird es erst, wenn das "doppelte" PIN-Layout nur spiegelverkehrt ist, denn dann würde das nachträgliche Löcherstanzen problemlos klappen, bzw würde es sogar nichts ausmachen, wenn man Threadripper verkehrt einsetzt. Mutige vor.

So kann ich mir halt vorstellen, dass bei den TR4-Boards einfach nur die hälfte des Sockels verdrahtet ist und dann die 2 übrigen DIE's einfach nicht mit Strom versorgt werden. In dem Fall müsste nur ein "wahnsinniger" mal probieren, einen TR in ein EPYC-Board zu stecken. Funktioniert es, muss man nur noch den TR4-Sockel spannungsmäßig neu verdrahten und hat 32 Kerne.

Eventuell hebt sich das ja AMD als Option auf als TR4+ oder so. Oder gewisse Boardhersteller versuchen das auf eigene Faust wie damals bei dem 2011-3 mit dem einen Pin, der mehr OC-Potential brachte.

 

[Cardin]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Wenn die Threadripper CPU nicht physikalisch deaktiviert ist und sich freischalten ließe, wäre es eher interessant diesen "32c Threadripper" auf ein EPYC-Board zu packen. Dann gäbe es auch kein Problem bzgl. des RAMs

Schätzungsweise ist die Preisdifferenz zwischen den CPUs höher, als bei den Boards (auch wenn die sicher nicht billig sind).

 

[Poor_Volta]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Da die den Epyc Sockel nutzen war sowas schon abzusehen XD.

Threadripper nutzt SP3r2.
Epyc SP3.

@DerMorris: - UIch denke, AMD bezahlt seine Fertiger nach Dies, und die Fertiger werden ihrerseits ein Angebiot gemacht haben, dass eben am günstigsten istm wenn man viele gleiche Wafer produziert.

Bei einem 2er MCM wäre es doch eh keine andere Die.
Die machen das einfach, weil eine Produktionsstraße für ein 2er MCM zu teuer wäre.

"24 Cores with Hexa-Channel for Socket TR4? Yes, we can!"

Nein, das können sie zu 100% nicht!

 

[Incredible Alk]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Voll-deaktiviert heißt irreparable deaktiviert (kein physikalischer Zugriff mehr möglich). Software seitig wäre zB semi-deaktiviert (nur virtuell geblockt).

Gibs zu, die Definition haste dir grade ausgedacht.

Jeder versteht sofort wenn man von teildeaktivierten CPUs redet, dass manche Kerne gehen und andere eben deaktiviert sind (wie auch immer). Kaum ersetzt man das "teil" durch ein "voll" drehen die Leute am (Definitions-)rad.

 

[Casurin]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Ich frag mich dennoch was das soll.
Es ist ziemlich unwahrscheinlich das hire 2 CCX wirklich dermaßen defekt sind das sie nicht mit je 2-3 Kernen gut laufen können - das wäre ja eine Abartig schlechte ausbeute. Andererseits wäre es eine ziemliche Verschwendung 2 CCX mit funktionierenden kernen zu verschwenden. Und extra nichtfunktionierende Dies aufzukleben macht ja auch wenig Sinn.

Also was ist wirklich der Zweck?
Sind es wirklich defekte Dies bei denen es billiger ist sie dennoch zu verbauen als sie zu recyclen oder wegzuwerfen!?

 

[Incredible Alk]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Also was ist wirklich der Zweck?
Sind es wirklich defekte Dies bei denen es billiger ist sie dennoch zu verbauen als sie zu recyclen oder wegzuwerfen!?

Theorie:

Das verlöten und verpacken einer CPU ist sehr aufwendig.
Aktuell kann AMD alles auf zwei Fertigungsstraßen machen - eine für 1-Die-Ryzen auf kleinem Sockel und eine für Threadripper und Epyc mit 4 Dies auf großem Sockel.
Würde man TR mit 2 Dies bauen wollen müsste man extra Maschinen haben die diese Form automatisiert bauen können.

Wenn der Grund für die entscheidung ein wirtschaftlicher ist (und das ist er meistens) dann ist die Rechnung ganz einfach, dass die Kosten zweier ZEN-Dies mal zu erwartende Produktionsmenge im AfA-Zeitraum einer extra Fertigungslinie niedriger sind als die Kosten einer Fertigungslinie für 2-Die-Packages.

 

[Ghostshield]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Hab grad kein Schema zur Hand, wie ist denn der Aufbau des TR/Epyc genau? Wäre es theoretisch möglich die anderen 16 Kerne freizuschalten, und den Epyc-TR dann nur mit Quad-Channel zu nutzen? Oder schließt sich das architekturbedingt wirklich von vornherein aus? Ich meine, bei Boards mit 8 RAM-Slots sind ja auch alle an die CPU angebunden, wäre dann nicht auch Octa-Channel theoretisch möglich?

So ein Epyc-Threadripper mit 32C/64T für 1000/1200€ wäre ja schon ganz schön geil.
Anhang anzeigen 963211

genau und dann 32Kerne 4GHz und 360W TDP, nur wo bleibt meine Dual Vega @ 2GHZ und 1KW TDP?

 

[Poor_Volta]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Wie soll bitte Octo-Channel durch freischalten möglich werden?

Auch wenn man da etwas freischalten könnte, das wären dann Dice ohne direkt angebundenem RAM.
AMD könnte Threadripper mit 4 aktiven Dice nachschieben, aber dann muß jede Die mit Singlechannel angebunden werden.

Freischaltbar kann das aber nicht sein, dazu muß immerhin das MCM anders verdrahtet werden!

Es handelt sich um ein Engineering Sample, ob das bei den Serienmodellen auch so ist, ist nicht wirklich zu 100% geklärt.

 

[Incredible Alk]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Freischaltbar kann das aber nicht sein, dazu muß immerhin das MCM anders verdrahtet werden!

Es sei denn das ist schon der Fall - sprich Threadripper ist physikalisch identisch zu Epyc und nur per Microcode "gedrosselt".
Unwahrscheinlich - aber möglich.

 

[Poor_Volta]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Wie soll der Microcode die Vertrahtung im Package ändern können?

 

[rum]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Interessant Herangehensweise von AMD ... hmmm

Im ersten Moment kam mir der Gedanke, dass das eventuell etwas "sehr rudimentär gelöst" sei.
Aber danach habe ich mich mit der Idee angefreundet, dass hierdurch die Prduktionskosten sehr wohl sehr niedrig gehalten werden können und der Endkunde mehr davon haben dürfte.

Find' ich gut!
Lasst die Preise fallen! Nicht nur bei AMD!

 

[Speedwood]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

schreit nach Bleistift und Silberleitlack

 

[iGameKudan]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Intel macht ja auch aus dem gleichen den i7 7700k, i5 7400 und sogar wohl auch Pentium G4650

Für die Dual-Cores gibt es meines Wissens nach eigene DIEs.

Hab grad kein Schema zur Hand, wie ist denn der Aufbau des TR/Epyc genau? Wäre es theoretisch möglich die anderen 16 Kerne freizuschalten, und den Epyc-TR dann nur mit Quad-Channel zu nutzen? Oder schließt sich das architekturbedingt wirklich von vornherein aus? Ich meine, bei Boards mit 8 RAM-Slots sind ja auch alle an die CPU angebunden, wäre dann nicht auch Octa-Channel theoretisch möglich?

In der Theorie könnte man sicherlich die zwei deaktivierten DIEs über den IF an den RAM der anderen DIEs anbinden, ob das dann allerdings nicht vielleicht doch zu deutlichen Engpässen führt ist so eine Sache.