AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

[wurstkuchen]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Es wird sicherlich nach Wegen gesucht werden, dies zu erreichen.

Hä? Im Titel steht doch schon "volldeaktiviert", also gehe ich von Laser-Cut aus bzw Zerstörung der Dies. Also weiß es die PCGH nicht und hat es einfach mal in den Raum gestellt? Alles andere als Laser-Cut wäre mehr als dumm von AMD und unrealistisch.

 

[Th3D3str0y3r]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Hab grad kein Schema zur Hand, wie ist denn der Aufbau des TR/Epyc genau? Wäre es theoretisch möglich die anderen 16 Kerne freizuschalten, und den Epyc-TR dann nur mit Quad-Channel zu nutzen? Oder schließt sich das architekturbedingt wirklich von vornherein aus?

Ich denke das würde funktionieren, allerdings müsstens dann die beiden Dies „ohne“ RAM über die Infinity Fabric durch die Memory Controller der anderen Dies mit dem RAM kommunizieren.
Ansonsten müsste man ja immer den Octa Channel nutzen um einen Epyc nutzen zu können, ich kann mir nicht vorstellen, dass AMD sowas machen würde.
Edit: Allerdings ist die Frage wie AMD die anderen beiden Dies deaktiviert hat. Ich kann mir nicht vorstellen, dass man die einfach mit einem Bleistiftstrich oder ein bisschen Silberfarbe wieder aktivieren kann.

 

[Obstundgemuese]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Naja, aber alleine die eventuelle Möglichkeit, die nun damit besteht mit einem später kommendem Threadripper 19XX 32 Kerne und 128 Lanes in einer Consumer PC zu packen

Das hat so ein bisschen was von "keine Sorge Intel, wir können immer weiter wenn wir wollen"

 

[INU.ID]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Hä? Im Titel steht doch schon "volldeaktiviert", also gehe ich von Laser-Cut aus bzw Zerstörung der Dies.

Du kannst natürlich ausgehen wovon du möchtest, die Aussage "voll deaktiviert" suggeriert/impliziert mMn nicht ob per Laser (mechanisch) oder Microcode (softwaretechnisch).

 

[PCGH_Mark]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Volldeaktiviert heißt, dass zwei Dies ab Werk nichts machen. Wie AMD das realisiert, ist für die Aussage erst einmal irrelevant.

 

[Rayken]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Ich glaube bei Intel zittert man zur Zeit etwas und nicht weils "der Winter naht" ..

Glaub nicht die haben sich schon Jahrelang vorbereitet, die haben sicherlich noch die Nachtwache und drei Drachen irgendwo in der Schublade liegen

 

[MCMLI]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Ein 16-Kerner Threadripper wäre demnach mit guter Kühlung bei der Größe des Heatspreaters auch mit 4 GHz auf allen Kernen möglich, wenn von den 4 Dies jeweils nur ein halber Ryzen aktiv wäre. Lanes soviel wie gewünscht. Prozessoren mit fast jeder skalierbarer Leistung auf Abruf. Wäre Intel nicht Intel, könnte einem Intel schon etwas Leid tun, bei den vielen Tritten, die sie zur Zeit von AMD alle paar Tage voll ins Gemächt bekommen.

 

[INU.ID]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Noch mal zu den potentiell "defekten" DIEs. Ist es nicht so, das schon vor dem Packaging (aufbringen des DIEs auf eine Platine) die Funktion getestet, und die DIEs entsprechend ihrer Qualität einsortiert (oder ggf. als Ausschuss ausgemustert) werden?

Edit:

Ich kann mich nämlich an ein entsprechendes Video von Intel erinnern, wo eine erste Überprüfung der Funktionsfähigkeit und Qualität sogar noch auf dem (bzw. als) Wafer erfolgt.

 

[TheBadFrag]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Deaktiviert über Software... Hmmmm....

POW! Firmware flashen und 32 Kerne mit 4 Ghz, 128 Lanes ultimate gaming Monster. Octa SLI mit 8x16 Lanes und Quad HB-SLI Brücke. 8k 144Hz full VR.

 

[PCGH_Torsten]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Hab grad kein Schema zur Hand, wie ist denn der Aufbau des TR/Epyc genau? Wäre es theoretisch möglich die anderen 16 Kerne freizuschalten, und den Epyc-TR dann nur mit Quad-Channel zu nutzen? Oder schließt sich das architekturbedingt wirklich von vornherein aus? Ich meine, bei Boards mit 8 RAM-Slots sind ja auch alle an die CPU angebunden, wäre dann nicht auch Octa-Channel theoretisch möglich?

So ein Epyc-Threadripper mit 32C/64T für 1000/1200€ wäre ja schon ganz schön geil.

Vier Speicherkanäle pro Seite zu routen verteuert Mainboards deutlich, nicht ohne Grund ist Intel nach drei Kanälen bei der Sockel-1366-Plattform lieber auf zweimal zwei gewechselt. Ich glaube nicht, dass TR4-Mainboards die Datenleitungen für mehr als Quad-Channel haben werden – für gewöhnlich werden die Adern eines Kanals erst kurz vor den Slots zweigeteilt. Wenn der restliche Sockel voll beschaltet ist (insbesonderen Stromversorgung und Taktsignale) und wenn keine Softwaresperren im Wege stehen müsste Epyc aber auch mit Quad-Channel laufen. (Zwei große wenns!) Schließlich muss man Speicherkanäle nicht alle belegen und ob ein Slot leer oder gar nicht angebunden ist, sollte für den Prozessor keinen Unterschied machen.

Hä? Im Titel steht doch schon "volldeaktiviert", also gehe ich von Laser-Cut aus bzw Zerstörung der Dies. Also weiß es die PCGH nicht und hat es einfach mal in den Raum gestellt? Alles andere als Laser-Cut wäre mehr als dumm von AMD und unrealistisch.

Das Wort "volldeaktiviert" bedeutet, dass alle Funktionen (eines Dies) inaktiv sind. Es macht aber keine Aussage über die Art der Deaktivierung. Zur Quellenlage empfehle ich, mehr als nur Überschriften zu lesen.

Noch mal zu den potentiell "defekten" DIEs. Ist es nicht so, das schon vor dem Packaging (aufbringen des DIEs auf eine Platine) die Funktion getestet, und die DIEs entsprechend ihrer Qualität einsortiert (oder ggf. als Ausschuss ausgemustert) werden?

Edit:

Ich kann mich nämlich an ein entsprechendes Video von Intel erinnern, wo eine erste Überprüfung der Qualität sogar noch auf dem (bzw. als) Wafer erfolgt.

Erste Funktionstests können auf dem Wafer erfolgen, ja. Leistungstests aber normalerweise erst im Package. AMD kann hier also nur offensichtlich beschädigte oder potentiell voll einsatzfähige Dies verwenden, da beim Packaging festgelegt wird, welcher Die PCI-Express und andere Schnittstellen bereitstellt und welcher inaktiv bleibt. Oder aber man nimmt die Aufteilung zwischen Threadripper und Epyc allgemein erst ganz am Ende der Produktion vor.

 

[INU.ID]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Ich glaube nicht, dass TR4-Mainboards die Datenleitungen für mehr als Quad-Channel haben werden – für gewöhnlich werden die Adern eines Kanals erst kurz vor den Slots zweigeteilt.

Oh, ok, wusste gar nicht dass das so einfach aufgebaut ist.

Schließlich muss man Speicherkanäle nicht alle belegen und ob ein Slot leer oder gar nicht angebunden ist, sollte für den Prozessor keinen Unterschied machen.

Ach, stimmt ja. daran hab ich gar nicht gedacht.

(Zwei große wenns!)

Zwei von potentiell 5-6 oder mehr möglichen "wenns", na wenn das nicht zumindest ein guter Anfang ist.
Ich glaub ja auch nicht das AMD es uns so einfach macht, aber zumindest ganz ausschließen kann man es aktuell noch nicht. Und du weißt ja, die Hoffnung stirbt immer zuletzt. ^^

Oder aber man nimmt die Aufteilung zwischen Threadripper und Epyc allgemein erst ganz am Ende der Produktion vor.

Was ich jetzt einfach mal hoffe. Oder sagen wir mal so, ich könnte problemlos mit dem Umstand leben, wenn man bei Threadripper noch "irgendwas" zusätzlich aktivieren könnte, was auch noch "irgendeinen" Nutzen bringt.

Wie gesagt, schon der Gedanke an einen 32C/64T TR für 1000-1200€ macht mich irgendwie ganz wuschig.

 

[Killermarkus81]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Zur Quellenlage empfehle ich, mehr als nur Überschriften zu lesen.

Lesen und verstehen sind zwei paar Stiefel

 

[Emil_Esel]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Nette Überraschung von AMD, das erklärt auch die guten Yield-Raten. Mit glück sind die Zwei DIEs nicht ganz tot.
Plötzlich glaube ich doch an den VEGA Super-Treiber xD

 

[Mephisto_xD]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Glaub nicht die haben sich schon Jahrelang vorbereitet, die haben sicherlich noch die Nachtwache und drei Drachen irgendwo in der Schublade liegen

Naja, die neuen Zahnpasta-CPUs von Intel sind mindestens genauso feurig wie drei Drachen

 

[Medicate]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Also AMD hats anscheinend echt mit ihren Zeppelin Dies...
Aber das die 4 Dies da drauf knallen hat jetzt doch meine Kinnlade Richtung Schreibtisch absacken lassen

 

[Khabarak]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

dafür wären die Boards aber nich ausgelegt oder?

die 2 deaktivierten Dies haben sicherlich keine Ram anbindung

Wahrscheinlich weder Stromversorgung, RAM, PCIe, oder sonst irgendeinen belegten Pin am Sockel.

 

[Atent123]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Nette Überraschung von AMD, das erklärt auch die guten Yield-Raten. Mit glück sind die Zwei DIEs nicht ganz tot.
Plötzlich glaube ich doch an den VEGA Super-Treiber xD

Wie erklärt das die guten Yield Raten ?
Das sind einfach 4 Zeppelin DIEs von denen jeder laut AMD eine Yield Rate von fast 100% hat.

Mal so nebenbei.
Wie Geil wären denn bitte 64 mb L3 Cache gewesen ?

 

[riedochs]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Anders rum gedacht: Vielleicht können die Desktop Board für TR auch Epyc CPU ab. Wäre durchaus auch interessant.

 

[eXitus537]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

Zum Thema Freischalten der deaktivierten Dies:

Hat sich jemand mal die Bilder von der8auer runtergeladen und angeguckt. Rein pragmatisch gedacht sind an zwei gegenüberliegenden Dies "viele" von den kleinen Bauteilen verlötet (die Bauteile sind symmetrisch verteilt), und bei den anderen beiden sind die Lötstellen fast leer. Ich habs mal im Bild rot markiert was ich meine. Ich denke das wird einer der Schlüssel zum reaktivieren sein. Wenns denn möglich ist. Man müsste mal nen EPYC köpfen und dann vergleichen. Aber wie schon mehrfach von Anderen hier angedeutet, müssen die EPYC ja nicht auf den Consumer Boards laufen. Aber vielleicht könnte man einen freigeschalteten TR auf nem EPYC Board zum laufen bekommen. Ob sich das lohnt ist natürlich ne ganz andere Frage. Aber die Idee kommt mir bei dem Bild halt mit als Erstes.

Und das grün umrandete Bauteil könnte vielleicht die Todesursache der CPU sein, sieht zumindest so nicht ganz richtig aus.

Grüße
eXitus

Edit: Bild von der8auer, nur die Markierungen sind von mir!

 

[Don-71]

AW: AMD Ryzen Threadripper geköpft: Epyc-CPUs mit zwei volldeaktivierten Dies

@ Atem123

Sie können ihen "Produktionsabfall" ja nur in den R3, teilweise R5 4c/8t und jetzt in den kleinen Epyc verbauen.
Die kleinen Prozessoren verkaufen sich aber wesenlich schlechter als die 6 und 8 Kener, deshalb bin ich auch davon überzeugt das der R3 jetzt erst herausgekommen ist, da sie die letzten 7-8 Monate die "schlechten" und teildeffekten CCX gesammelt haben, um die jetzt noch als R3 unter die Leute zu bringen und erst jetzt eine kritische Menge zusammen gesammelt haben.

Ich denke die haben schlicht und einfach bei TR ausgerechnet, was eine Produktionsstraße kostet und das gegengerechnet, 4 schlechte CCX zu "verschwenden". Alles hängt natürlichin die nächsten Monate von der Nachfrage ab und dann kann sich das auch ändern.