Lakefield könnte auch durch die Tremont-Kerne eine höhere Dichte erreichen, hat aber auf alle Fälle den ganz großen Vorteil dass die sperrigen I/O-Einheiten nicht auf dem Compute-Silizium liegen. Leider veröffentlicht Intel so selten Transistorzahlen und wenn dann grob gerundet – um den aktuellen Stand der Dinge zu kennen, müsste man eigentlich aus den verschiedenen ICL-SP-Ausbaustufen die pro Kern hinzukommmenden Transistoren berechnen und dann mit dem Flächenbedarf eines ICL-Kerns abgleichen. Diese Dichte-Metrik kann dann direkt mit AMDs CCD verglichen werden. Next best best guess wird TGL H45 gegen Cezanne. Die haben relativ ähnliche externe Schnittstellen und beide acht Kerne, aber leider nicht die gleiche Kern-IGP-Balance.
Zum Transistoraufwand: AMD hat bei Zen extrem viel in Organisation und Sprungvorhersage investiert. Bei Skylake war letztere viel kompakter (und leichter auszutricksen ^^), Intel hat aber bei jedem Cove-Schritt weiter zugelegt. Das müsste auch schon bei RKL gegenüber CML ordentlich reinhauen und entsprechend Fläche bringen. Von einer weiteren deutlichen Entspannung der 14-nm-Design-Regeln zugunsten von mehr Takt habe ich dagegen nach CFL nichts mehr gehört und ehrlich gesagt auch nicht an den CPUs gespürt.
Zum Transistoraufwand: AMD hat bei Zen extrem viel in Organisation und Sprungvorhersage investiert. Bei Skylake war letztere viel kompakter (und leichter auszutricksen ^^), Intel hat aber bei jedem Cove-Schritt weiter zugelegt. Das müsste auch schon bei RKL gegenüber CML ordentlich reinhauen und entsprechend Fläche bringen. Von einer weiteren deutlichen Entspannung der 14-nm-Design-Regeln zugunsten von mehr Takt habe ich dagegen nach CFL nichts mehr gehört und ehrlich gesagt auch nicht an den CPUs gespürt.
