Na genau das schreib ich doch oben? 200W GPU und 100W Rest [...
Wie gesagt die Schauergeschichten von 600W-Karten werden sich nicht bewahrheiten. Das ist weder technisch nötig noch im Massenmarkt so einfach möglich.
BB schrieb oben 450+ W, wenn du dich aber auf noch extremere Schreckenszenarien beziehst hast du natürlich Recht; die wird keiner in den Consumer-Markt bringen wollen, bestenfalls im Bundle mit einem 1,2kW-Netzteil.
RDNA3 wird wohl noch nicht auf 5nm setzen. [...]
Grundsätzlich würde ich dir zustimmen und eher CDNA2 für 5nm sehen, während es für den Consumer-Markt noch zu teuer sein könnte. Für RDNA2 dürfte es dann aber gesichert der N6 sein, denn die Power Savings würde man für eine derartiges Design zwingend brauchen (wenn es denn so kommen sollte).
[...] Wird die Skalierung eigentlich besser sein, als bei den alten DualGPUs, die intern auf SLI/CrossfireX gesetzt haben?
Zweifellos, denn diese neuen GPUs sind explizit darauf ausgelegt nach Außen hin wie eine GPU aufzutreten, während Crossfire/SLI-Designs primär für eine Alternate-Frame-Rendering genutzt wurden und sich daher bspw. auch der VRAM effektiv halbierte.
Gibts den überhaupt einen Tape-Out von AMD Navi 31 GPU oder sind das nur spekulative annahmen was kommen könnte?Und warscheinlich wird auch die Fertigunggröße nach unten angepasst,eventuell 5nm Strukturgröße,damit Energieeffizienter aber auch effektiver im Einsatz?
Wie auch andere Hersteller, lässt sich AMD hier nur selten in die Karten schauen. Sowohl TSMCs N5 als auch mittlerweile der N6 sind bereits in der Volumenfertigung.
Sollte AMD bspw. Mitte/Ende 3Q22 als Release anvisieren, dürfte man wohl bereits in diesem Halbjahr mit einem TapeOut rechnen, falls der nicht schon stattgefunden hat, denn diese neuen Designs werden voraussichtlich mehr Vorlaufzeit im Labor benötigen.
Beispielsweise könnte es gemäß SemiAccurate zu nVidia's Hopper oder Lovelace bereits einen TapeOut Ende 2019 gegeben haben. Die verstecken ihre Infos leider hinter einer Paywall, relevante Tags lauteten hier:
Chiplet, Samsung, EUV, 4nm.
Als die Ryzen 1xxx-Gen erschien, wagte ich die Mutmaßung, das Selbiges auch bei den GPUs einziehen könnte. [...]Für mich ein völlig logischer Schritt. Wahrscheinlich günstiger, als ständig iwe Schrumpfungen (7nm>5>3>2 usw) entwickeln zu müssen.
Weniger eine Mutmaßung sondern das Postulieren des Offensichtlichen. Die Frage war nur das "Wann".
Die Industrie arbeitet bereits seit langem daran und wie gesagt sind Chiplet und MCM auch keinen neuen Konzepte. Beipspielsweise erklärte Koduri im letzten Jahr: "
As you know, solving the multi-GPU problem is tough – it has been part of my pursuits for almost 15 years. I’m excited, especially now, because multiple things are happening. As you know, the software aspect of multi-GPU was the biggest problem, and getting compatibility across applications was tough. So things like chiplets, and the amount of bandwidth now going on between GPUs, and other things makes it a more exciting task for the industry to take a second attempt. I think due to these continual advances, as well as new paradigms, we are getting closer to solving this problem. Chiplets and advancement of interconnect will be a great boost on the hardware side."
Darüber hinaus der Hinweis, dass an regelmäßigen Wechseln auf einen neueren, kleineren Node weiterhin kein Weg vorbei führen wird, denn deren Vorteile sind notwendig, damit man überhaupt mehrere Chips sinnvoll in einem Design zusammenfassen kann, wenn man sich innerhalb gewisser elektrischer/thermischer Limits bewegen will. Zudem wird sich ab 3 nm die Rectile-Size der Scanner halbieren, d. h. Chips in der Größe eines GA102 oder Navi21 wird man in 3 nm gar nicht mehr ohne Weiteres fertigen können, sodass hier MCM/Chiplet-Designs zunehemend wichtiger werden für eine weitere Leistungsskalierung.
