Allgemeiner AMD Fury X Laber Thread
- Ersteller JonnyFaust
- Erstellt am
moreply
Software-Overclocker(in)
Hab nicht damit gerechnet, dass du hier mitließt
Dann gibt's wohl ein Problem , bei der Parallelisierung der zu übertragenen Daten. Vielleicht ein veraltetes Protokoll, welches nicht für HBM ausgelegt wurde? Wer weiß...
Warum nicht?
Hab ich dafür zu wenig Ahnung vom Grafiktechnologie?
FrozenPie
Lötkolbengott/-göttin
In einem test wurde gesagt, dass der Speicher auf die selbe Größe bei n-Fetches setzt wie bei GDDR5 der ja viel takt, aber wenig Bandbreite hatte. Vielleicht hätte man auf kleinere setzen sollen um die Bandbreite richtig nutzen zu können, aber für solche Vermutungen oder es gar sicher Wissen zu können, kenne ich mich nicht genug ausHalte ich bei dem aktuellen Verhalten für durchaus wahrscheinlich denn Cache dürfte die Fury X eigentlich genug haben
Der Zuwachs dürfte bei korrekter auslastung des Interfaces einfach nicht so groß sein wie er beim Sprung von 500 auf 600Mhz ist...
Nein, du tauchtest immer nur mal wieder in verschiedenen Threads auf und man weiß nie wo du als nächstes auftauchst, deswegen hab ich nicht damit gerechnetWarum nicht?
Hab ich dafür zu wenig Ahnung vom Grafiktechnologie?
Atent123
Volt-Modder(in)
Kannst du mal Spiele in UHD Testen wie die so zulegen mit mehr Speichertakt.
Blizzard_Mamba
Volt-Modder(in)
Ich kenne mich mit Speichertechnik auch nur rudimentär aus und gerade von HBM habe ich relativ wenig plan. Ich lese mich mal die Tage genau ein.
Aber ein Breites Interface mit wenig Takt steht diametral zu einem klassischen GDDR5 Interface, da viele Informationen auf einmal übertragen werden müssen um effizient zu bleiben. Der Verwaltungsaufwand und Overhead ist da eigentlich ungleich höher. Die Latenz wird durch die Datensammlung im Cache und den langsamen großen Speicherbus auch schwer erhöht... (nur zum Verständnis ich meine nicht die Speicherlatenz an sich sondern die GPU zu Speicher latenz durch das "lahme" Interface)
Bin da aber wie gesagt eher auf dem "Viel hilft viel für meine Zwecke Dampfer" und so close to metal programmiere ich nicht... (Sollte ich aber vlt. mal tun)
Aber ein Breites Interface mit wenig Takt steht diametral zu einem klassischen GDDR5 Interface, da viele Informationen auf einmal übertragen werden müssen um effizient zu bleiben. Der Verwaltungsaufwand und Overhead ist da eigentlich ungleich höher. Die Latenz wird durch die Datensammlung im Cache und den langsamen großen Speicherbus auch schwer erhöht... (nur zum Verständnis ich meine nicht die Speicherlatenz an sich sondern die GPU zu Speicher latenz durch das "lahme" Interface)
Bin da aber wie gesagt eher auf dem "Viel hilft viel für meine Zwecke Dampfer" und so close to metal programmiere ich nicht... (Sollte ich aber vlt. mal tun
)
Zuletzt bearbeitet:
FrozenPie
Lötkolbengott/-göttin
PCGH hatte in einer Ausgabe mal einen ausführlich Artikel über HBM
@Blizzard
Guck mal in den Spoiler
Hier mal ein paar Artikel von Golem zu HBM:
Codename Fiji: AMD erklärt High Bandwidth Memory der neuen Grafikkarte - Golem.de
High Bandwith Memory: SK Hynix liefert schnelleren Grafikkartenspeicher aus - Golem.de
Und was generell zu Stacked-Memory (Finde ich persönlich extrem interessant):
Stacked Memory: Lecker, Stapelchips! - Golem.de
Codename Fiji: AMD erklärt High Bandwidth Memory der neuen Grafikkarte - Golem.de
High Bandwith Memory: SK Hynix liefert schnelleren Grafikkartenspeicher aus - Golem.de
Und was generell zu Stacked-Memory (Finde ich persönlich extrem interessant):
Stacked Memory: Lecker, Stapelchips! - Golem.de
Zuletzt bearbeitet:
FrozenPie
Lötkolbengott/-göttin
Hast eventuell die Ausgeben Nummer?Würde den gern nochmal Lesen
Ist in der Ausgabe 07/2015 auf Seite 36
Blizzard_Mamba
Volt-Modder(in)
So ich geh mal schlafen muss morgen früh raus. Fände es auch super wenn jemand der von der Speicherverwaltung Fijis wirklich Plan hat noch was dazu sagt
moreply
Software-Overclocker(in)
So ich geh mal schlafen muss morgen früh raus. Fände es auch super wenn jemand der von der Speicherverwaltung Fijis wirklich Plan hat noch was dazu sagt
gn
Ist nur die Frage ob jemand schon nen Plan davon hat so kurz wie die Fury X draußen ist
Blizzard_Mamba
Volt-Modder(in)
So doch noch was gelesen. (Ich geh nie schlafen wenn ich es ankündige )
Edit: Ach das stimmt anscheinend auch nicht, ich brauche mal handfeste Infos zur Fury X
Hat die jetzt 512bit Speichercontroller oder nicht ? Bzw. was haben die für Eigenschaften ?
Die Pages sind genau so groß wie bei GDDR5 und die 256bit/Transfer stehen auch noch ?
)Edit: Ach das stimmt anscheinend auch nicht, ich brauche mal handfeste Infos zur Fury X
Hat die jetzt 512bit Speichercontroller oder nicht ? Bzw. was haben die für Eigenschaften ?
Die Pages sind genau so groß wie bei GDDR5 und die 256bit/Transfer stehen auch noch ?
FrozenPie
Lötkolbengott/-göttin
Fiji hat quasi keinen Controller, der ist nämlich zum allergrößten Teil in die HBM-Stacks gewandert
Blizzard_Mamba
Volt-Modder(in)
Fiji hat quasi keinen Controller, der ist nämlich zum allergrößten Teil in die HBM-Stacks gewandert
Wie ist der HBM Speicher mit dem L2 Cache verbunden überall steht gefühlt was Anderes
Ich finde Folien mit 8 MCs also wohl 8x512bit aber was das für welche sind findet man ja nicht raus... Oder bin ich einfach zu blöd dafür ?
Können die z.B mit 256bit auf 2 Pages gleichzeitig schreiben ? Oder haben die Zauberkräfte ?
Naja ich geh jetzt schlafen. Aber das Thema ist durchaus sehr interessant.
FrozenPie
Lötkolbengott/-göttin
Wie ist der HBM Speicher mit dem L2 Cache verbunden überall steht gefühlt was Anderes
Ich finde Folien mit 8 MCs also wohl 8x512bit aber was das für welche sind findet man ja nicht raus... Oder bin ich einfach zu blöd dafür ?
Können die z.B mit 256bit auf 2 Pages gleichzeitig schreiben ? Oder haben die Zauberkräfte ?
Naja ich geh jetzt schlafen. Aber das Thema ist durchaus sehr interessant.
Waren meines Wissens nur 4 MCs mit jeweils 1024 Bit, da jeder Stack nur einen Controller hat und in der GPU selbst ist eigentlich nur noch der Teil, welcher die entsprechenden Register hat, auf welchem Stack was liegt und die MCs im Stack haben die Info wo genau im Stack und wecken dann eben den entsprechenden Teil des HBMs auf. Mehr weiß ich leider auch nicht
Blizzard_Mamba
Volt-Modder(in)
Wenn wir jetzt mal davon ausgehen, das die Taktung vollkommen Wayne ist und das Speicher-Management von den durchaus sehr fähigen AMD Ingenieuren korrekt umgesetzt wurde, dann heißt das doch, wenn man sich auf die Firestrike ergebnisse bezieht, dass die Fury X vollkommen (fast 100%) bandbreitenlimitiert ist ? 
Ich meine bei so einem Monsterchip kann ich mir das vorstellen, da der Throughput afaik eh nur auf dem Niveau von Maxwell liegt, trotzdem wäre das heftig.
Ich meine bei so einem Monsterchip kann ich mir das vorstellen, da der Throughput afaik eh nur auf dem Niveau von Maxwell liegt, trotzdem wäre das heftig.
TE
TE
JonnyFaust
Freizeitschrauber(in)
Wenn wir jetzt mal davon ausgehen, das die Taktung vollkommen Wayne ist und das Speicher-Management von den durchaus sehr fähigen AMD Ingenieuren korrekt umgesetzt wurde, dann heißt das doch, wenn man sich auf die Firestrike ergebnisse bezieht, dass die Fury X vollkommen (fast 100%) bandbreitenlimitiert ist ?
Ich meine bei so einem Monsterchip kann ich mir das vorstellen, da der Throughput afaik eh nur auf dem Niveau von Maxwell liegt, trotzdem wäre das heftig.
Wenn das stimmt, dann dürfte doch eine Fury non X kaum bis gar nicht langsamer sein als der Vollausbau? Beide haben die gleiche Bandbreite und die Fury non X nur paar Shader weniger.
Dazu kann eine Fury non X ein Custom-PCB haben + Lukü was eventuell das bessere Gesamtpaket ergeben sollte. Vor allem keine nervige Pumpe.
Kritisch wird es nur bei der maximalen vorgegebenen Temperatur von 75 °C. Wird schwer bei OC mit ner Lukü darunter zu bleiben.
Ähnliche Themen
