AMDs Ryzen 7 5700G ... - Das sagen die PCGH-Redakteure dazu

[gaussmath]

Alleine schon die Tatsache das diese APU mit 8 Lanes und PCIE 3.0 kommt, sagt dem normalen Mensch schon alles über die Ziel- und Kundengruppe!

Die GPU ist hier gerade mit 16 Lanes PCIe Gen 3 angebunden.

 

[Technologie_Texter]

Cezanne unterstützt kein PCIe 4.0

 

[gaussmath]

Cezanne unterstützt kein PCIe 4.0

Jup, verschrieben.

 

[Don-71]

Edit:
Ich dachte das geht mit einem X570, weil es die 16 Lanes selber mitbringt und nicht wie andere Chipsätze auf die CPU Lanes angewiesen ist.

 

[gaussmath]

Ja, weil du das dazu passende X570 Mainboard hast, dass die 16 Lanes PCIE 4.0 selber mitbringt, du Schlauberger.

Ne verschrieben du Nase. Man sieht's ja auch oben an den Benchmarks. ~13GB/s entspricht Gen 3.

 

[Don-71]

Ne verschrieben du Nase. Man sieht's ja auch oben an den Benchmarks. ~13GB/s entspricht Gen 3.

Ändert alles nichts daran, dass diese APU eine Notebook CPU ist, die nie dafür designed wurde, für Gaming mit externer Grafikkarte extrem gut zu performen.
Aber das wirst du in diesem Leben wohl nicht mehr wirklich verstehen.

 

[gaussmath]

Andrei von Anandtech hat seine Messungen gepostet. Das sieht bezogen auf das getestete Zugriffszenario gar nicht so schlecht aus. Ich bin mir nur nicht sicher, ob das Gaming Workloads gut abbildet.

Edit: Komplett die CPUs gestern vertauscht. War zu spät einfach. Es ist genau anders herum. Der 5700G performt signifikant schlechter bezogen auf das Full Random Szenario.

Eingebundener Inhalt

twitter.com/i/web/status/1425209788162523139

An dieser Stelle findest du externe Inhalte von Twitter. Zum Schutz deiner persönlichen Daten werden externe Einbindungen erst angezeigt, wenn du dies durch Klick auf "Alle externen Inhalte laden" bestätigst: Alle externen Inhalte laden Ich bin damit einverstanden, dass mir externe Inhalte angezeigt werden. Damit werden personenbezogene Daten an Drittplattformen übermittelt.
Für mehr Informationen besuche die Datenschutz-Seite.

 

[gaussmath]

Hab nochmal meinen Beitrag oben korrigiert. Hatte die CPUs vertauscht. Sieht doch nicht so gut aus für Cezanne. Die Frage ist jetzt, liegt das an dem größeren Cache? Bei Full Random sollte Prefetching eher kaum einwirken auf die Zugriffe.

 

[Olstyle]

Da wo ihm der Cache aus geht. Große Überraschung .

 

[gaussmath]

Da wo ihm der Cache aus geht. Große Überraschung .

Einmal mit Profis...

Bei 128MB geht beiden der Cache aus, offensichtlich. Die Frage ist, warum Vermeer dennoch deutlich besser abscheidet. Entweder wurde Cezanne noch heftiger vor die Wand designt als man sich ausmalen kann oder es ist ein Bug im BIOS z.b. oder der Prefetcher ist ein richtiger "Bauer" (im Sinne von Bauernschläue) und läd einfach die ersten X MB des Datenpaketes in den L3 Cache, denn welche Pretetching-Strategie sollte bei Full Random sonst halbwegs erfolgreich greifen?

 

[PCGH_Dave]

Vielleicht wollte AMD das Interesse an den X-Ryzen einfach nicht gefährden, sie hätten nichts davon, eine APU auf den Markt zu bringen, die jede eigene (bis 8-Kern-)CPU obsolet macht. Du kannst das jetzt akzeptieren, oder dich wieder den ganzen Tag darüber aufregen, dass der 5700G kein 5800XT ist. Ich frage gerne noch mal, wo war der Shitstorm bei 2400G, 3400G und 4700G? Die waren auch alle langsamer als die CPUs der gleichen Architektur. Ein 3400G mit Zen + kann nicht einmal mit einem der ersten Zens mithalten, ein 1800X dreht Kreise um den. Warum hat AMD das gemacht? Nur um dich zu ärgern?

 

[Olstyle]

Einmal mit Profis...

Bei 128MB geht beiden der Cache aus, offensichtlich. Die Frage ist, warum Vermeer dennoch deutlich besser abscheidet. Entweder wurde Cezanne noch heftiger vor die Wand designt als man sich ausmalen kann oder es ist ein Bug im BIOS z.b. oder der Prefetcher ist ein richtiger "Bauer" (im Sinne von Bauernschläue) und läd einfach die ersten X MB des Datenpaketes in den L3 Cache, denn welche Pretetching-Strategie sollte bei Full Random sonst halbwegs erfolgreich greifen?

Der 5800X hat doppelt so viel L3 Cache.
Ergo steigt die Kurve später an.
Wo sie sich einpendelt wenn quasi gar nichts mehr über Cache läuft ist in der Grafik abgeschnitten.

 

[gaussmath]

Wo sie sich einpendelt wenn quasi gar nichts mehr über Cache läuft ist in der Grafik abgeschnitten.

Warum sollte bei 128MB Paketgröße überhaupt was über den Cache laufen? Welche Load/Create/Prefetch Szenarien setzt du dabei voraus? Wir reden wohl bemerkt über Full Random Zurgriffe.

 

[Olstyle]

Warum sollte bei 128MB Paketgröße überhaupt was über den Cache laufen? Welche Load/Create/Prefetch Szenarien setzt du dabei voraus? Wir reden wohl bemerkt über Full Random Zurgriffe.

Wenn das Gesamtpaket 128MB hat und aus randomisierten Bytes ohne Zusammenhang besteht liegen ca. 32/16MB davon immer noch im Cache.

 

[gaussmath]

@Don-71 Da haben wir es. Cezanne schwächelt design-bedingt. Es steht natürlich außer Frage, dass AMD das genau so beabsichtigt hat, weil es ursprünglich ein Design für mobile Chips ist. Man kann es nicht als Fail bezeichnen. Oder sagen wir so, es kommt auf die Erwartungen drauf an. Die Frage für mich ist dennoch, warum bringt AMD es genau so für den Desktop? Wie aufwendig wäre es, dieses monolithische Design auf Leistung zu trimmen für den Desktop?

Für mich persönlich ist das halt enttäuschend, dass Cezanne nicht das Low Latency Design mit ordentlich RAM OC Potential ist. Das OC Potential ist ja da letztlich, aber vieles verpufft davon leider design-bedingt.

Wenn das Gesamtpaket 128MB hat und aus randomisierten Bytes ohne Zusammenhang besteht liegen ca. 32/16MB davon immer noch im Cache.

Kommt drauf an, wie man das erzeugt. Es scheint scheinbar der Standard zu sein, dass man einfach n Cache-Lines erzeugt, die dann immer weiter Richtung RAM "rausswapen", halt entsprechend der Cachehierarchie. Die Frage ist, ob das wirklich der beste Weg ist und ob es nicht anders geht. Vielleicht ist es möglich, die Daten forciert direkt im RAM anzulegen.

Und was den Prefetcher betrifft, Intels Latency Tool verfügt über ein HW Prefetcher Control. Irgendwie scheint das notwendig zu sein, dessen Einfluss ausschließen zu können. Ob ein Full Random Zugriff das immer gewährleistet, entzieht sich meiner Kenntnis.