AW: AMD-Roadmap: Carrizo-APUs kommen 2015 - ohne DDR4-Unterstützung, mit Excavator-Kernen
Die Tausend Leut ach Hust die Paar Hundert Leute bei AMD entwickeln dann Loop ,Micro-Ops,Hsa,hUMA und den Turbo Eiscremeportionierer im vorbeigehen.
Du zitierst mich, aber ich sehe keinerlei zusammenhang zu meinen Aussagen
Also den Turbo Eiscremeportionierer würde ich sofort kaufen
Erstmal abwarten, wie Effizient er ist. Abwärme ist bei Turbo Eiscremeportionierern ein echt heikles Thema.
Mein Standpunkt ist eben, dass bei Intel CPU und GPU sich einen kohärenten 512-Bit breiten Ring teilen und Zugriffe auf die unterschiedlichen L3-Segmente haben.
Bei AMD gibt es dagegen einen bisher 128-Bit breiten FCL Bus, bei Kaveri wird er glaube ich auf 256-Bit aufgebohrt, allerdings ist das ganze nicht so eng verschaltet wie bei Intel, wo Intel ihre Befehle für die GPU in den L3-Cache schreiben kann und die GPU direkt aus diesem auslesen, während bei AMD klassisch aus dem Speicher geholt werden muss oder über die zusätzlichen Verbindungen.
Afaik gibt es bei Koordination von GPU und CPU spätestens mit hUMA keine Nachteile mehr bei AMD, sieht man mal von der schlichtweg fehlenden gemeinsamen Cache-Stufe ab (s.u.), aber selbst die dürfte latenztechnisch kein Problem sein, solange es ums Rendering geht. Und bei Logik-Operationen will man ja idealerweise schnellstmöglich mit den Ergebnissen weiterarbeiten, also kann man diese auch ohne Zwischenspeichern und Umweg direkt übergeben.
Bzgl. der Busbreiten: Der FCL ist nur für die Kommunikation GPU<->CPU zuständig. GPU<->RAM geht über den RMB, CPU<->RAM hat die Crossbar direkt angebunden, die intern auch CPU<->CPU regelt und Cache-Zugriffe laufen, innerhalb der Module noch einmal getrennt. Intels Ring-Bus dagegen muss die gesamte Kommunikation zwischen allen Kernen, alle Zugriffe auf abseits gelegene L3 slices, alle GPU-Cache-Operationen und alle Speicherzugriffe verkraften. Da ist eine etwas breitere Auslegung kein Bonus, sondern zwingend nötig.
1Ebenso hilft so ein Cache natürlich auch der GPU bei der Bandbreite, woran AMDs GPUs verhungern, während Intel noch paar MB L3-Cache hat und mit dem eDRAM sowieso gnadenlos vorne ist.
Jup, mit eDRAM hat Intel einen gnadenlosen Vorteil. Aber halt auch in einer Preisklasse, in der es niemanden gibt, gegenüber dem man diesen Vorteil ausspielen könnte.
Dass der gemeinsame LLC soviel bringt, wage ich dagegen zu bezweifeln. In der Leistungsklasse, in der die 4600er Grafikeinheit tatsächlich mal in Verlegenheit gerät, etwas zu rendern, ist der L3 winzig und die CPU-Kerne wollen auch ihren Teil. Grafikaufgaben sind dagegen eher groß, schon die 32 MB eSRAM der X1 werden weithin als unzureichend kritisiert. Umgekehrt hat Intel gesagt, dass die 128 MB eDRM ein bißchen Overkill sind und die Hälfte gereicht hätte. Ich glaube nicht, dass die vielleicht 1 MB L3, die für die GPU abgestellt werden können, einen großen Unterschied machen, wenn der Bedarf eigentlich bei 64 MB liegt. Für gpGPU ist der gemeinsame LLC natürlich eine wesentlich elegantere Lösung, als AMDs Ansatz mit 3 verschiedenen Bus-Systemen. Aber Eleganz, die keinen Unterschied bei der Leistung macht, ist dem Endkunden sicherlich egal.
