AW: Intel-CFO über 7 nm, 10 nm und Zen 2
Die Zellenmethodik erlaubt genug Freiheiten und auch Flexibilität beim Entwurf. Ultra-Performance liegt bei 67.18 (67). High-Performance bei 80.61 (81). Ansonsten schön zusammengefasst
.
Mit den 10+++ irgendwas wäre ich trotzdem vorsichtig.
UHP, korrekt, Typo, das ist die, die Intel für reguläre CPUs wie Desktops und Server in relevanten Teilen verwenden muss, da man ansonsten die hohen Taktraten nicht schafft. Weniger kritische Die-Bereiche wie I/O können sich bspw. in Teilen auf HP beschränken.
Ich tendiere dazu den für Cannon Lake genutzten, fehleranfälligen 10 nm-Prozess zu ignorieren, der auch nie in der Massenfertigung genutzt wurde und bezeichne daher den aktuell mit Ice Lake Y/U genutzten Prozess analog der aktuellen Intel-Sheets als 10nm (und nicht etwa 10nm+). Für ein "Vorsichtig sein" bzgl. 10nm++ gibt es keinen Grund, da Intel diesen fest in seiner Roadmap für 2022 verankert hat. Wenn sie das nicht einhalten, dann ist das deren Problem und nicht meines.
Abgesehen davon ist das aber unwahrscheinlich, denn es handelt sich nur um eine Iteration/Optimierung und 10nm+ laufen ja bereits auch als Testsamples in Form von Tiger Lake.
(In vergleichbarer Art stehen auch 7nm+ für 2022 auf der Roadmap; das kann Anfang oder gar Ende des Jahres sein. Unwahrscheinlich ist aber auch das keinesfalls, denn gemäß der aktuellen Aussage(n) werden erste 7nm bei Intel ab Mitte 2021 in der Massenproduktion sein, zumindest mit GPGPUs.)
Anmerkung: Bei den 237 MTr/mm2 für Intels P1276 (7nm) handelt es sich übrigens bisher nur um eine Schätzung und zudem wird dieser Wert zweifelsfrei nur dem Äquivalent einer High Density-Lib entsprechen.
@Tech_Blogger:
Wie bereits oben geschrieben, AMD realisiert mit Zen2 gerade mal 52,7 MTr/mm2 im Mittel mit dem N7. Apple dagegen arbeitet bei seinen SoCs mit deutlich weniger Takt und kann eine Lib mit höherer Logikdichte beim A12 mit N7 verwenden. (Der N7P dürfte eine vergleichbare Metrik bzgl. der Dichte haben; konkret haben A12 und A13 eine vergleichbar hohe Logikdichte; 83 vs 86 MTr/mm2)
@derneuemann & andere:
35 W für einen voll ausgelasteten 8-Kerner (mit Blick auf die PS5) sind arg knapp abgeschätzt. Zum Vergleich: ein 3700X auf festen 3,5 GHz hat im Idle 70 W und in HandBrake x264 unter Volllast 120 W TSP. In einer Milchmädchenrechnung sind das bereits 50 W Differenz und die CPU wird auch im Idle min. 10 W verbrauchen, sodass man hier bei 3,5 GHz problemlos 60 W für das CPU-Package anrechen kann, was recht gut mit den von AMD definierten 65 W TDP übereinstimmt. *)
Realisitischer erscheinen eher um die 45 W, wenn die 3,2 GHz als regulärer Takt zustreffen sollten. Hierbei gibt es noch weitere Variablen:
- AMD könnte den L3 (wie auch bei den APUs) verkleinern.
- Zumindest bei der CPU (wenn nicht gar beim kompletten SoC) handelt es sich wahrscheinlich um ein monolithisches Die, was in einer etwas höheren Effizienz resultieren dürfte.
- Da die Massenfertigung erst nächstes Jahr beginnt, könnte AMD die Verwendung des N7+ vorgesehen haben, der 10 - 15 % Power Reduction ggü. dem aktuell genutzten N7 ermöglicht (abhängig von der zitierten Quelle). Die SoCs der ersten DevKits könnten noch aus der Risk-Production stammen (der N7+ ist seit Ende Mai in der Volumenproduktion).
*) Als Ergänzung: TomsHW hat einen 3700X auf einem anderen System mit HandBrake X264 mit 88 W Package-Power vermessen (und mit aktiviertem PBO mit gar 109 W).
.gif "sm_B-) :-)")
)
