Wobei Arrow in neuer Fertigung kommt und das natürlich auch wenn man schon fertig ist mit dem Design, mit der Fertigung sich nochmal ziehen kann, während bei TSMC ein erprobter Prozess (N4, welcher N5 basierend ist) eingesetzt wird und hier keine Verzögerungen zu erwarten sind.
Noch länger hats übrigens bei Meteor Lake gedauert:
erste Validierungssamples 2021,
erster System Boot Frühjahr 2022,
erste wirklich kaufbaren Produkte Frühjahr 2024
Auch Sandy Bridge hab ich damals gefühlt ewig vor Release in der Hand halten dürfeb
Da selbst Lunar Lake schon den Status "5 months past public demonstration" hat, sollte der erste Boot von Arrow Lake spätestens Anfang 23 gewesen sein, passt also selbst im Worst Case zum End-of-24-Launch. Und immerhin haben wir bislang keine Gerüchte, dass Intel was an der Marktausrichtung oder den Fertigkeiten geändert hat – bei Meteor Lake war schon 1,5 Jahre vorher klar, dass das mit den ursprünglich für "ein Jahr nach Alder Lake" versprochenen 125-W-SKUs nichts wird.
Und die neuen Gerüchte, welchen von einem späten Ramp für Zen 5 sprechen, sprechen eben auch von N3. Und das mutmaßlich nicht einmal in der ursprünglichen Form (denn wer will die noch?), sondern einer der weiterentwickelten Ausbaustufen (P? X?). Also einen für TSMC relativ und für AMD komplett neuen Node ohne Erfahrungsbonus. N4-Leaker dagegen hielten zuletzt sogar Launches zur Computex für möglich, dafür sollte man aber schon seit letztem Herbst in Produktion sein.
Spielt doch keine Rolle. Mehr als die paar Prozent bei N4 allemal. Weiss nicht warum man da jetzt debattieren muss ? Ich zitiere offizielle TSMC Numbers, stell die in Frage, nicht mich.
Faktisch bleibt eine höhere Erwartungshaltung bei einem Prozess der wie du selbst sagst "mehr enabled".
Auch bei TSMCs "offiziellen" Zahlen gibt es viele verschiedene. Spontan finde ich 0,55 bis 0,63 für die Logik, 1,0 bis 0,8 für Caches und 0,96 bis 0,67 für ganze Chips. Das ist, für heutige TSMC-Verhältnisse, schon ein kompletter Node an Spannweite innerhalb von mit "N3" assoziierten Zahlen.
Ach, die Zeiten als Gummistiefel noch aus Holz waren und Fullnodes eine saubere 0,5 für ganze CPUs lieferten.
Ich würde wirklich mal wieder gerne vergleichbare, reale CPU-Transistordichten sehen. In Anbetracht von vier Fullnode-Sprünge her sollte N3 ja die 16-fache Transistordichte von 16 nm erreichen (16 nm => 10 nm => N7 => N5 => N3), vom Namen her sogar das 28-fache und wenn man bedenkt, dass dazwischen noch N6 und N4 als vollwertige, zusätzliche Fortschritte vermarktet wurden, vielleicht noch etwas mehr.