AMD Zen 2: Rome soll acht 8-Kern-Chiplets mit 256 MiByte L3-Cache nutzen

[Don-71]

Oder sie setzen diesen Controller halt nur bei den Epyc, bzw. Threadrippern ein wenn mehrere Chiplets genutzt werden. Wenn bei den Ryzen 3000 wieder nur eins genutzt wird, dann wäre der zusätzliche Controller doch eigentlich überflüssig, oder ?

Ich sehe das genauso, da mir technisch nicht in den Kopf wil, was der großartig verwalten soll bei Dual Channel Ram, insoweit glaube ich bei AM4 auch weiterhin nur an 8c/16t, dazu kommt, dass das auch ein guter Stromfresser ist und das braucht man im Mainstream bei 8 cores oder weniger ganz und gar nicht.

Allerdings glaube ich eher, dass dieser Interposer/Controller die Latenz, ab 2 Die (16 Kenre) eher senkt, als dass sie erhöht wird.

 

[Mephisto_xD]

Klingt zumindest interessant. Ich hoffe aber weiterhin, dass sie sich vor allem um die Taktraten gekümmert haben, denn das ist im Desktopsegment das größte Problem von Ryzen. Bei den Servern spielt das natürlich nicht so die Rolle, weil da die Anwendungen gut skalieren, und deshalb viel näher am Sweetspot getaktet wird.

Oder sie setzen diesen Controller halt nur bei den Epyc, bzw. Threadrippern ein wenn mehrere Chiplets genutzt werden. Wenn bei den Ryzen 3000 wieder nur eins genutzt wird, dann wäre der zusätzliche Controller doch eigentlich überflüssig, oder ?

Nicht unbedingt. Denn wenn ein einzelnes Achtkern Chiplet gar keinen Speichercontroller mehr integriert, bräuchte man auch dann diesen zusätzlichen Chip. Aber vielleicht setzt AMD diesmal mehr als einen Die auf, oder das noch vorhandene Speicherinterface wird bei den Server CPUs zugunsten von Infinity Fabric deaktiviert, wer weiß.

Na und dann nutzt Intel in Zukunft halt 512MiByte L3 Cache. Regt Intel nicht auf, sonst machen die wirklich die Schublade auf, bis jetzt sind sie noch gnädig gewesen.

Wenn die nächste Schublade von Intel genauso heiß ist wie die aktuelle (9900K) kann Intel womöglich auch mit Kernfusion ins Energiegeschäft einsteigen...

 

[gaussmath]

Oder es gibt eine Desktop Variante dieses Controllers. Mir fällt gerade auf, dass AMD mit dem Ansatz total flexibel ist! Diese Füchse...

 

[Maverick3k]

Habe eben nach Puppenhaus Schubladen gesucht gehabt, denn bis Dato hat Intel nur diese halb aufgemacht.

Und die restlichen Schubladen? Werden die Produkte auch wieder zu schnell auf den Markt geworfen, weil die Konkurrenz wieder da ist?

 

[Don-71]

Nicht unbedingt. Denn wenn ein einzelnes Achtkern Chiplet gar keinen Speichercontroller mehr integriert, bräuchte man auch dann diesen zusätzlichen Chip. Aber vielleicht setzt AMD diesmal mehr als einen Die auf, oder das noch vorhandene Speicherinterface wird bei den Server CPUs zugunsten von Infinity Fabric deaktiviert, wer weiß.

Ich denke auf das wird es hinauslaufen, andes macht es kinen Sinn, alleine vom Stromverbrauch, entweder 2 Masken, 1 x CCX mit Speichercontroller und 1 x ohne, oder er wird bei den Server CCX/Die einfach abgeschaltet, letzteres halte ich für wahrscheinlicher.

 

[Hannesjooo]

@ gaussmath Sind sie schon lange
Die Zen Architektur ist so genial wie einfach. Ich hätte so gerne das Kriesentreffen von Intel belauscht als die mitbekamen was AMD geschaft hatte.

 

[computertyrann]

Zum Thema Chiplets: YouTube

Natürlich nur für diejenigen die keine AdoredTV Abneigung haben

 

[PCGH_Torsten]

Oder es gibt eine Desktop Variante dieses Controllers. Mir fällt gerade auf, dass AMD mit dem Ansatz total flexibel ist! Diese Füchse...

PCI-E- und Speichercontroller in einen von den Rechenkernen getrennten Chip?
Ich sehe eine Revolution am Horizont!

 

[gaussmath]

@Torsten: Haha! Das war damals aber nicht so schön kompakt konstruiert.

 

[RawMangoJuli]

hamm se deshalb vega 20 nackig gezeigt den neuen Epyc aber nicht?

 

[gaussmath]

Ist das nicht sexy, wie sie die Chips in der Hand hält? Oh Gott Leute, was ist los mit mir?

 

[RivaTNT2]

Also wohl doch nur 8 Kerne im Mainstream, was ich an sich ja auch nur logisch finde. Bei 8 Kernen ist meiner Meinung nach aktuelle der Sweetspot für Nicht-Enthusiasten und Gamer.
Schade daran finde ich nur, dass es dann bei den APUs wieder "nur" 4 Kerne geben wird.

 

[Chatstar]

Einer muss zum Psychologen ^^

 

[PCGH_Torsten]

@Torsten: Haha! Das war damals aber nicht so schön kompakt konstruiert.

Dafür musste man nicht einen anderen Sockel und sündhaftteure Prozessoren kaufen, nur weil man ein etwas besser zu erweiterndes System haben wollte.
Ich hoffe nur, dass AMD entweder wirklich einen getrennten AM4-/Desktop-Chip fertigt oder große Fortschritte beim IF gemacht hat. Der große Vorteil des integrierten Speichercontrollers, der alle Flexiblitätsverluste verschmerzbar gemacht, waren und sind die deutlich niedrigeren Latenzen. Wenn Zen2 mit einem getrennten Chip, aber ohne deutliche Forschritte beim Interconnect kommt, dann arbeiten im Prinzip alle Prozessoren wie die langsameren Compute-Dies auf einem Threadripper WX und schnelle, direkt angebundene I/O-Cores gäbe es gar nicht mehr. Für Server-Betreiber in der Cloud ist das kein Problem respektive wird durch weiter steigende Kernzahlen ganz schnell aufgewogen. Aber für uns Spieler, die jetzt schon mehr Kerne haben als die Software mittelfristig ausreizen wird?

Das erinnert mich an Intel auf der Computex: Keiner will teure, heiße, in low-thread-count-Anwendungen langsame Skylake X kaufen. Super Neuheit – ein Skylake X mit mehr Kernen, mehr Abwärme und höherem Preisschild.

 

[Flossenheimer]

PCI-E- und Speichercontroller in einen von den Rechenkernen getrennten Chip?
Ich sehe eine Revolution am Horizont!

Anhang anzeigen 1017598

War das nicht eher hinderlich für die Performance bevor die in den Prozessor gewandert sind? War doch beim Athlon XP schon so das die Controller integriert bessere Leistung gebracht haben, oder?

 

[Lamaan]

Hi ich habe mir jetzt echt den Kopf zerbrochen, aber mir will nicht klar werden warum das die Latenz erhöhen sollte,
mal davon abgeshen, dass dies sicher nicht das Entwicklungsziel war.

Früher war das ganze doch auch in seperaten Chips und die Daten müssen ja nicht hin und her gesendet werden, sondern sind quasie über die ganze Leitung in Elektronen/ Bits vorhanden:
Einen Speichercontroller braucht man ja nun mal, ob im Chip oder davor.
Ich denke es wird eher schneller gehen, da die Priorisierung nicht mehr in Software geschieht.

Oder was meint Ihr ?

Edit: Ok, bei neuen Befehlen muss natürlich einmal die Leitung geleert werden, dass kann die Latenz erhöhen, aber dagegen steht die Priorisierung in Hardware.

 

[BoMbY]

Latenz: Zeitverzögerung; Kurze Leitung: Kurze Verzögerung; Lange Leitung: Lange Verzögerung. Es geht hier um Nanosekunden. Und das macht einen großen Unterschied, wie man an den Dies ohne MC auf den Threadripper-WX sehen kann.

 

[Lamaan]

Danke für diesen erleuchtenden Hinweis
Bei diesen passiert das ganze auch über den IF und die Frage ist ja, ob es die Lantenz im Vergeich dazu erhöht.
Das glaube ich nicht.
Da bei diesem 2 Controller kommunizieren.

 

[gaussmath]

Ich befürchte auch, dass es die Latenzen verschlechtern würde. Den IF wesentlich höher zu takten, um das ganze über zu kompensieren, würde massiv Energie kosten. Ich denke, dass es im Desktop Bereich bei 8 Kernen und dem IMC bleiben wird. Vielleicht kommt das irgendwann mal mit aktiven Interposern.

Oder AMD wird die Gamer links liegen lassen. AMD muss sich halt da fokussieren, wo die Kohle zu holen ist. Ich denke aber, dass ein Zen 2 Die mit IMC eine deutlich bessere Gaming-Leistung haben wird.

 

[bastian123f]

Da bin ich auch mal gespannt, was AMD da bringen wird.