AMD Zen 2: Engineering Sample in Benchmark-Datenbank zeigt doppelten L3-Cache

[Incredible Alk]

Aber warum? Was hat die News zu dieser Einschätzung beigetragen?

Ich bin überzeugt davon, dass im Mainstream-Segment keine multi-Chiplet-Version kommt so lange Intel AMD nicht dazu zwingt (unabhängig von der News hier). Die einzige Chance die ich realistisch gesehen habe wäre wenn mehr Kerne pro CCX bzw- pro Chiplet verbaut gewesen wären und ein einzelner Chiplet wenn nicht teildeaktiviert sowieso 12 oder 16 Kerne geboten hätte.

Dadurch, dass AMD nicht den Weg "16 kerne pro Chiplet durch fettere CCX" gegangen ist sondern den IO-Chip+viele Chiplets-Weg glaube ich nicht daran dass im Mainstream mehr als 8 Kerne kommen. Zumindest nicht sofort. Sollte Intel auf die Idee kommen, einen 10, 12, 14-Kerner in den Mainstream zu packen (wie auch immer sie das technisch anstellen...) kann AMD mit der Architektur immer noch fix den 2. Chiplet auf AM4 schieben. Das ohne Not zu tun (wenn ZEN2 wirklich derart gut performt dass man mit IPC und Takt gleichziehen kann) wäre ziemlich... tollkühn.

 

[gaussmath]

Aber welchen Vorteil hätten denn größere CCX Module platzmäßig? Bei angemessener I/O-Chip Größe passen doch locker 2 Chiplets auf AM4. 16 Kerne wären tatsächlich Overkill im Mainstream, aber schnucklige 10-12 Kerne wäre doch was.

 

[DKK007]

Ich würde aber trotzdem 1 Chip mit z.B. 2 CCX a 6 Kernen wirtschaftlicher finden, als 2 DIEs mit 2 CCX (4 Kerne) = 16 Kerne + extra Chip.

 

[Incredible Alk]

Platzmäßig geht beides. Ein 16er Chiplet mit IO-Bereich drin komplett in 7 nm wäre sicherlich kleiner als zwei 8er Chiplets + IO Chip gewesen. Aber durch die Designentscheidung den Chiplet+IO-Chip Weg zu gehen im Server/HEDT-Bereich hat sich das erledigt.

 

[hanfi104]

Gigabyte GA-AX370-Gaming 5 im Test - Hardwareluxx
https://www.infineon.com/dgdl/ir3553.pdf?fileId=5546d462533600a4015355cd94ee1767
https://www.infineon.com/dgdl/Infin...N.pdf?fileId=5546d462576f347501579c95d19772b5

Diese Output current capability of 40A DC liefern die IR3553M nicht bei 80 °C und ähnlichem; - der Drain ist kein Faktor einer Konstante, denn diese gibt es nicht, das Inertialsystem ist ein Wunschdenken; - der Drain fällt mit der Temperatur ab.
Leider gibt Infineon in seinen Datenblättern nur wage Angaben zum Leistungsgefälle an, in lediglich die Thermal Resistance per Wattage.
Aber gut - ich kenne ähnliche Bretter mit den gleichen SMDs, diese sind sehr effizienzt und daher kühl, IR halt, aber ich schwöre Dir, nachdem die Octa-Core-CPU, für diese dieses Brett ausgelegt ist, der Hexadeca-Core-CPU gewichten ist, findet sich dieses Mainboard auf einem anderen Temperatur-Level wieder, die Anforerung ist weitaus größer.



Die AM4-Bretter müssen auch nicht für eine Hexadeca-Core-CPU gerüstet sein. Des Weiteren gibt es noch andere, alltägliche Erscheinungen wie abfackelnde Bretter, was nämlich bloß eintritt, wenn das Thermal-Throttling versagt, es nicht eingreift. Und genau dieser Punkt ist es, worum es geht, dass es überhaupt erst soweit kommt --- zum Thermal-Throttling.

Sry ich sehe einfach dein Problem nicht? Ich könnte auf dem Board bereits jetzt einen 16 Kerner betreiben (180W TDP). Warum sollte das nicht mit einem 7nm 16 Kerner lauffähig sein? Der Sockel ist für 105W TDP ausgelegt, AMDs 8 Kerner ziehen bis 130W, weiter würde die TDP eines 16 Kerners eh nicht gehen. Also der Verbrauch wäre absolut im Rahmen. Was sollte nun gegen den Betrieb eines 16 Kerners sprechen?
Ich habe ja nichts von 16K@5GHz oder soetwas gesagt. Grob geschätzt wäre wohl bis zu 5GHz Singlecore boost drin und wohl etwa 3.5 GHz Allcore boost (105 TDP?)

 

[DKK007]

Platzmäßig geht beides. Ein 16er Chiplet mit IO-Bereich drin komplett in 7 nm wäre sicherlich kleiner als zwei 8er Chiplets + IO Chip gewesen. Aber durch die Designentscheidung den Chiplet+IO-Chip Weg zu gehen im Server/HEDT-Bereich hat sich das erledigt.

Warum? Man könnte für den Desktop immer noch einen anderen DIE machen. Da spricht nichts dagegen.

 

[Incredible Alk]

Warum? Man könnte für den Desktop immer noch einen anderen DIE machen. Da spricht nichts dagegen.

Dagegen spricht dass man massive Mehrkosten hätte für etwas, was technisch nicht notwendig und marktwirtschaftlich nicht nennenswert nachgefragt ist.

 

[LastManStanding]

12 Kerne wären schon schön( selbst für den Allaround User (2 x 6/24 Treads) was eventuell heißen würde unterhalb des Mainstream würden 6 Kerne statt 4 etabliert.
12= 3x4 würde ja dafür sprechen das auch 4x4 angeboten werden das wäre zwar Nice (für einige ) aber wohl ohne Druck kaum Sinvoll im Mainstream.
Andersherum würden 8 Kerne mit nochmalig gesteigerter "IPC" und Takt wohl schon ein ziemlich ausreichend tiefer Schlag in Fremde Weichteile sein.


Hab ne Fixe idee..
Mit dem zur Verfügung stehenden Platz könnten sie ja auch den L1 vervielfachen. Sinnvoll/möglich/Ja/Nein/egal. Besser man hat als man Hätte.

 

[Incredible Alk]

Mit dem zur Verfügung stehenden Platz könnten sie ja auch den L1 vervielfachen. Sinnvoll/möglich/Ja/Nein/egal. Besser man hat als man Hätte.

Der Platz dafür ist nicht das Problem. Die Leistungsaufnahme von FullSpeed angebundenem SRAM-Cache dagegen schon.
Klar kannst du Megabyteweise L1-Cache (oder sehr schnell schaltenden SRAM - echter L1 wird schwierig weil er auch aus Gründen der Signallaufzeiten örtlich im Chip sehr nahe an den Funktionseinheiten sitzen muss) da reinklatschen - nur wird die CPU gefühlt verdampfen sobald er genutzt wird.

Ein großer, schnell arbeitender SRAM-Block im Die wäre ein extremer Hotspot. U.a. deswegen gibts ja die mehrfachen Levels im Cache von sehr klein und extrem schnell/heiß bis größer und langsamer/kühler.

 

[DKK007]

Dagegen spricht dass man massive Mehrkosten hätte für etwas, was technisch nicht notwendig und marktwirtschaftlich nicht nennenswert nachgefragt ist.

Allerdings hätte AMD mittlerweile genug Geld dafür. 8 Kerner gehen gut weg und 12 Kerner wird man sicher auch gut verkaufen können.

 

[lutari]

Wobei es im Desktop sinnvoller wäre einen extra DIE zu entwickeln, statt einen extra I/O-Chip. Insbesondere wegen der Latenzen.

Die Gerüchte sprechen schon länger von 2 unterschiedlichen Dies für Epyc und Ryzen. Bei den deutlich höheren Stückzahlen gegenüber Zen 1 sollte es kein Problem sein.

 

[Incredible Alk]

12 Kerner wird man sicher auch gut verkaufen können.

Nö.
Die paar Gamer/Nerds hier sind nicht relevant. Gefühlte 95% der Mainstreamkunden kaufen CPUs im Bereich unter 200€. Und die, die wirklich massiv Power wollen kaufen Threadripper oder Epyc.
Einen 12-Kerner im Mainstream wäre nice to have wenns ohne viel Aufwand geht aber dafür nen extra Die auflegen ist wirtschaftlicher Selbstmord.

Das einzige was wirtschaftlich ginge wäre ein extradie für Ryzen aus dem dann auch alle kleinen Ryzenchips gebaut werden (aleo ein 12-kerner der wild teildeaktiviert wird). Das wäre möglich aber für mich auch unwahrscheinlich da man dann sehr große Dies in wahnsinnsstückzahlen billig/teildeaktiviert verkaufen müsste. Ich baue ja keinen teuren 12-Kerner, wenn 95+% der leute nur 4, 6- und 8-Kerner kaufen.

 

[KnSN]

Sry ich sehe einfach dein Problem nicht? Ich könnte auf dem Board bereits jetzt einen 16 Kerner betreiben (180W TDP). Warum sollte das nicht mit einem 7nm 16 Kerner lauffähig sein? Der Sockel ist für 105W TDP ausgelegt, AMDs 8 Kerner ziehen bis 130W, weiter würde die TDP eines 16 Kerners eh nicht gehen. Also der Verbrauch wäre absolut im Rahmen. Was sollte nun gegen den Betrieb eines 16 Kerners sprechen?
Ich habe ja nichts von 16K@5GHz oder soetwas gesagt. Grob geschätzt wäre wohl bis zu 5GHz Singlecore boost drin und wohl etwa 3.5 GHz Allcore boost (105 TDP?)

Obwohl ich Deinen Einwand nachvollziehen kann, so kann ich doch nicht davon ausgehen, dass Du Precision Boost und XFR deaktivierst, oder? Die TDP-Angaben entsprechen der Leistungsaufnahmen ohne Boost-Technologien, egal ob Precision Boost, Extended Frequency Range noch Enhanced-Turbo. Die Octa-Core-CPUs ziehen mit Precision Boost und Extended Frequency Range (Enhanced-Turbo ausgenommen) in bis zu 140 Watt, mit Enhanced-Turbo bzw. OC mit All-Core 4,0 GHz sind es in bis zu 180 Watt. So die Leistungsaufnahme von Summit Ridge. Stelle dem Pinnacle Ridge entgegen, was seine gewonnene Effizienz in mehr Takt ummünzt, ergo entgegen der Einsparung von Leistungsaufnahme. Somit fällt nicht nur die TDP höher aus sondern auch die maximale Leistungsaufnahme - bei All-Core 4,2 GHz reden ich geschätzt von 190~200 Watt. Rechne die Leistungsaufnahmen bei 3,5 GHz um den Faktor 2 von einer Hexadeca-Core-CPU. Du musst die realen Bedingungen nehmen, Dich nicht nur an der TDP orientieren, denn nur an ihr limitiert betreiben die wenigsten Anwender ihre CPUs. Sich an den TDPs zu orientieren ist fahrlässig.

Gefühlte 95% der Mainstreamkunden kaufen CPUs im Bereich unter 200€.

Ist das wirklich wahr? Ich bekomme den Eindruck vermittelt, dass die meisten PC-Anwender ihre Systeme ständig in 2 bis 3 Jahreszyklen auf- bzw. umrüsten und dass CPUs wie ein Core i5 mehr vertreten sind wie Core i3 und Pentium. Setzt Du die geünstigen Preise der Zen-CPUs ins Äquivalent?

 

[Incredible Alk]

Ist das wirklich wahr? Ich bekomme den Eindruck vermittelt, dass die meisten PC-Anwender ihre Systeme ständig in 2 bis 3 Jahreszyklen auf- bzw. umrüsten und dass CPUs wie ein Core i5 mehr vertreten sind wie Core i3 und Pentium. Setzt Du die geünstigen Preise der Zen-CPUs ins Äquivalent?

In der letzten Steam-Umfrage wo Millionen von PCs in Statistiken eingehen hatten wenn ich mich recht erinnere noch rund die Hälfte aller PCs eine Zweikern-CPU (!).
Die Realität da draußen abseits der Nerd-Foren wie dem hier (wo natürlich viel viel stärkere Hardware genutzt wird als im breiten Mittel) sieht so aus, dass die Leute sich 500€-Gurken im Aldi kaufen gehen wenn ihr alter PC den Geist aufgegeben hat.
Die breite Masse ist extrem langsam im nachrüsten, kauft grundsätzlich Unterklasse, höchstens Mittelklasse und hat absolut Null Ahnung. Du glaubst nicht wie oft ich heute noch Dinge höre wie "gell ich muss die Festplatten auf Master und Slave stellen" oder "ich hab 50€ gespart welche Grafikkarte soll ich kaufen" und solche Sachen. Klar sind fette CPUs mit 8+ Kernen geil aber das Geld wird im 100-200€ bereich gemacht, denn da werden Zehntausende von CPUs abgesetzt. Diese 2700K, 9900K usw. sind im Vergleich nur ne winzige Zielgruppe.

 

[Der_Unbekannte]

Ich verstehe das Problem von dir nicht @Incredible Alk.

AMD hat keinerlei Grund, bei 8 Kernen zu bleiben, denn im Consumer Bereich ist der 9900K jetzt da. Nur "etwas" besser als dieser mit einem Zen2 zu sein(IPC technisch geht einfach nicht mehr so viel) bringt AMD nicht weiter, insbesondere, da AMD nach wie vor massiv Marktanteile erobern muss.

Solange Intel mehr oder weniger noch gelähmt ist, sind die nächsten 2 Jahre absolut entscheidend und AMD wäre dämlich, diese Schwäche nicht auszunutzen, um Intel auch im MainstreamSegment mit einem 12 oder besser 16 Kerner vollständig zu pulverisieren, solange sie das können.

 

[Locuza]

Ich weiß nicht, es könnte auch ein gespiegelter L3 sein, wobei eine Hälfte auf den Chiplets liegt und die andere Hälfte auf dem I/O-Chip. Das würde die Latenzen verbessern.

Dass ein Chiplet aus 2 CCX Modulen besteht, bedeutet doch nicht, dass es "nur" 8 Kerne im Mainstream geben wird.

@Locuza: Meinst du, es benötigt dann unabhängige Clock Domains ( unabhängig vom Memory Controller auf dem I/O-Chip) in den Chiplets für den IF, der die CCX-Module verbindet?

Ich denke nicht das Sisoftware Sandra in so einem Fall etwas korrekt bei Rome auslesen würde bzw. es sogar jetzt tut, die Datenbank schafft es schon häufiger nicht einmal die Taktraten richtig anzugeben.
Es ist aus meiner Sicht auch nicht attraktiv, den L3$ mit der gleichen Cache-Menge im I/O-Die zu spiegeln (16MB lokal + 16MB gespiegelt) , dass würde konstant den Stromverbrauch anheben, nur für die etwas schnellere Möglichkeit Cache-Lines direkt vom I/O-die zu einem Chiplet zu bringen.
Da sehe ich es deutlich besser an, den L3$ pro Chiplet zu verdoppeln, auf höhere Lokalität zu setzen und eben nur bei Bedarf etwas mehr für den Transfer zu bezahlen.

Ich denke AMD wird den gleichen IF-Takt beim Chiplet und I/O fahren, es hilft ja wenig wenn der interne IF schneller laufen würde, aber der Link zum I/O langsamer.
Falls Zen2 nach wie vor zwei CCX pro Chiplet hat, dann würde man nur etwas bei der Kommunikation zwischen den CCX gewinnen, aber dank 32MB L3$ wird das weniger häufig nötig sein und nur für den Fall sich mit anderen Clock-Domains herumzuschlagen würde ich nicht tun.
Fall es von der Perf/Watt akzeptabel ist, könnte man den Teiler anheben, aber ein gekoppeltes System würde ich auf jeden Fall erwarten.

Die Gerüchte sprechen schon länger von 2 unterschiedlichen Dies für Epyc und Ryzen. Bei den deutlich höheren Stückzahlen gegenüber Zen 1 sollte es kein Problem sein.

Wenn ich bei Twitter kurz vorbeischaue, was Charlie und Co. schreiben, dann behauptet niemand direkt das es zwei unterschiedliche Chips gibt.
Insgesamt liest sich das meiste nach einfacher Spekulation.

 

[Grortak]

In der letzten Steam-Umfrage wo Millionen von PCs in Statistiken eingehen hatten wenn ich mich recht erinnere noch rund die Hälfte aller PCs eine Zweikern-CPU (!).

Das liegt aber auch wohl eher daran, dass Intel lange 2 Kern Laptops mit HT verkauft hat :'D
Viele, vorallem in Schwellenländern haben Laptops aus der Pre-Ryzen Generation. Selbst mein Haushalt besitzt noch 3 Geräte mit Dual Cores, die aktiv genutzt werden (Laptops und ein Mac Mini). Auf jedem ist Steam installiert, was zu einer 1 zu 4 Quote zu meinem 6 Kerner als Desktop steht.

 

[gaussmath]

Da sehe ich es deutlich besser an, den L3$ pro Chiplet zu verdoppeln, auf höhere Lokalität zu setzen und eben nur bei Bedarf etwas mehr für den Transfer zu bezahlen.

Was meinst du damit? Dynamisches Takten des IFs?

Falls Zen2 nach wie vor zwei CCX pro Chiplet hat, dann würde man nur etwas bei der Kommunikation zwischen den CCX gewinnen, aber dank 32MB L3$ wird das weniger häufig nötig sein...[]

Wie soll das funktionieren, wenn Thread A auf CCX 0 die Daten erzeugt und an Thread B auf CCX 1 synchronisiert?

Und dann noch eine Frage an dich. Wenn im I/O-Chip keinerlei Cache verbaut sein sollte, wie erklärst du dir die enorme Größe des Chips?

 

[DKK007]

Zum Release sollten wir es erfahren.

 

[RyzA]

Ich bin gespannt. Selbst wenn "nur" ein Achtkerner für AM4 kommt fände ich das nicht so schlimm. Das ist eben der Mainstreamsockel und AMD will sich ja auch noch für TR4 eine ausreichende "Begründung" offen lassen.
Wenn ein Achtkerner mit 4,7 Ghz all Core Turbo kommt, mit 10-15% mehr IPC, mehr Cache und besserer Effizienz wird das schon ein Knaller.