Es scheint ein spezielles ClockGating zu sein, mit dem sich auch Teile von Kernen abschalten lassen. [...]
Das sind nur weitere Optimierungen, die AMD fortsetzt oder übernimmt, nichts Neues und alle für sich sind nur sehr kleine Bausteine, die nur in der Summe zum Gesamtbild beitragen.
Bereits bspw. Intel's
Banias (Pentium M/Centrino, 2002/03) implementierte ein sehr aggressives Clock Gating auf den CPUs. Beispielsweise der L2 war in 32 Quadranten (achtfach assoziativ zu je vier Quadranten) aufgeteilt die bei Nichtbenutzung separat in einen Stromsparmodus versetzt werden konnten. Eine separate Logik analysierte Cache-Zugriffe und konnte so leicht inaktive Bereiche identifizieren. Auch der Prozessorbus konnte in den gerade nicht aktiven Bereichen drastisch heruntergefahren werden.
Beispielsweise der
Pentium 4 machte umfangreichen Gebrauch von Clock Gating. Nahezu jeder Funktionsblock wurde dort mit einer entsprechenden Clock Gating Logik gekoppelt um den Verbrauch in Grenzen zu halten.
Grundsätzlich alle Intel-Prozessoren der letzten zwei Jahrzehnte machen umfangreichen Gebrauch von Clock Gating, bspw. die Atom's gar noch etwas umfangreicher, als ihre regulären CPUs. Beispielsweise der erste
Atom (Merom ISA, 2008) bestand aus 205 Functional Unit Blocks und jeder einzelne FUB war clock gated in dem Design um dem Stromverbrauch zu optimieren.
AMD implementierte bspw. im
Llano (2011) ein umfassendes Power Gating, das CPU-Kerne, den Video Decoder oder die komplette GPU stillegen konnte. Später fand man bspw. in
Kaveri (2014) ein "per core power gating".
Und auch bereits die ursprüngliche
Zen-Architektur unterstützt eine vergleichbare Funktionalität, die AMD als "aggressive clock gating with multi-level regions" bewarb. Das sind also alles keine neuen Techniken, sondern nur weiterführende Optimierungen.
Darüber hinaus ist zwischen Clock Gating und Power Gating zu unterscheiden. Ersteres kann den Verbrauch in Teilbereichen, die idle sind nur reduzieren, letzteres kann ungenutzte Chipteilbereiche elektrisch weitestgehend "abtrennen" und somit Leckströme minimieren.
Abschließend stehen diese Optimierungstechniken in keinem Verhältnis zu dem, was Intel mit seiner Hybrid Technology (
Lakefield und
Alder Lake, etc.) im Sinn hat. Sie können in Teilen dazu beitragen, dass ein Design sparsamer wird, können aber nichts an den grundsätzlichen Beschränkungen eines konkreten Chipdesigns ändern. Hier hilft nur ein von vorne bis hinten auf das Stromsparen ausgelegtes Design mit entsprechender Pipeline, Funktionseinheiten, Dispatchern, Cachestrukturen, etc. und das geht i. d. R. unweigerlich zulasten des Durchsatzes und damit der Leistung.