Zen 3 als Ryzen 5000 im Desktop, Engineering Samples mit hohem Boost?

@Prozessorarchitektur
Bitte achte doch mal auf Großschreibung und Zeichensetzung. Du schreibst zwar sicher interessante Sachen, aber so lassen sich deine langen Posts unmöglich vernünftig lesen.
Auf den letzten Punkt von §3.2 der Forenregeln sei dazu nochmal verwiesen.
 
Stimmt doch gar nicht. Intels AVX2 Einheiten sind nicht schneller als AMDs, zumindest nicht in Realität. Ich hab noch kein Benchmark gesehen, wo ein 9900K schneller ist in AVX, alsr in 3800X
Schau doch einfach bei Prime95 rein :ka: Die 4096K Berechnung (als Beispiel) dauert auf nem 9900K je nach Boost/Kühler zwischen 11,5 und 12,5 Sekunden, ein 3800X braucht knapp 14 Sekunden. Du hast damit Recht, dass es in der Realität keinen nennenswerten Unterschied macht und es auch andere sehr AVX-lastige Benchmarks gibt wo ZEN2 sogar etwas schneller ist (yCruncher beispielsweise), zumindest theoretisch sind die AVX-Einheiten von Intel aber noch ein bisschen leistungsfähiger auch wenn der Unterschied seit ZEN2 minimal geworden ist, vorher bei ZEN1 wars ja mehr als das Doppelte (da AMD noch halb so breite Register verwenden musste). All das hat aber wenig mit der ich nenns mal Thermik zu tun. Intels AVX ist zwar schnell aber auch extrem saufend wenns stark gefordert wird (so extrem, dass Intel ja für Nutzung von AVX/2/512 eigene Multiplikatortabellen einführen musste bei Vielkernern) - das hat AMD deutlich besser hinbekommen. Mann geht mir das auf die Nüsse dass ich seit dem letzten Fiorefoxupdate keine zeilenumbrüche mehr schreiben kann. Also nicht schimpfen, ich schreib die Textblöcke nicht absichtlich so -.-
 
Zuletzt bearbeitet:
Eingebundener Inhalt
An dieser Stelle findest du externe Inhalte von Youtube. Zum Schutz deiner persönlichen Daten werden externe Einbindungen erst angezeigt, wenn du dies durch Klick auf "Alle externen Inhalte laden" bestätigst: Ich bin damit einverstanden, dass mir externe Inhalte angezeigt werden. Damit werden personenbezogene Daten an Drittplattformen übermittelt.
Für mehr Informationen besuche die Datenschutz-Seite.
 
AMD scheint sich die ganzen Instruktionen noch einmal vorgenommen zu haben, um auch das letzte Eckchen Speed mitzunehmen. Da hat man leider viel zu lange gezögert. Dass Vermeer schneller wird, liegt auch an diesen Sammelaktionen :D
 
Also Ich würde ja lieber 7Ghz sehen, Weil 7 die beste Zahl ever ist. Auf allen 16 Kernen als festen Boost, zu Kühlen mit dem Wraith Prism........

Was die Leute nur immer für Ansprüche und Erwartungen haben...........
Wen juckt ob es 4,5,6,7,8,47 Ghz sind auf 1,5 Millionen Kernen pro Chiplet. Die Leistung die hinten rauskommt Zählt:schief:
 
ClockGating ist eine neue Funktion?

Es scheint ein spezielles ClockGating zu sein, mit dem sich auch Teile von Kernen abschalten lassen. Also spart sich AMD wohl den Aufwand mit LowPerformance-Kernen wie bei Lakefield/Alderlake für geringe Energieverbräuche, indem man bei geringer Last einfach Teile der großen Kerne abschaltet. Meiner Meinung nach das sinnvollere Konstrukt. Was in Realität schneller oder effizienter sein wird, wird sich später zeigen.
https://www.igorslab.de/exklusive-informationen-zu-amds-naechter-cpu-generation-ryzen-9-4950x-vermeer-mit-hohem-boost-takt-und-neuen-features-a-la-intel/ schrieb:
Darüber hinaus lässt sich in der Firmware auch per port TXCLK gating finden, was auf eine Effizienzsteigerung hindeutet. Intelligente Taktsteuerungstechniken werden nämlich gern verwendet, um die Aktivität in genau den Teilen einer Schaltung zu minimieren, die nichts zum Gesamtergebnis für diesen bestimmten Taktzyklus beitragen. Diese Taktsteuerung reduziert die dynamische Leistung, indem sie verhindert, dass die Schaltungs-Logik, die in einem bestimmten Taktzyklus nicht verwendet wird, überhaupt erst in diesen Taktzyklus umschaltet.
Im Video hatte Igor das nur allgemein ClockGating genannt. AMDs "Ryzen 9 4950X" Vermeer zeigt sich mit 4.8 GHz und kopiert Intel-Funktionen - Exklusiver Leak (min. 5:40) | YouTube
 
Zuletzt bearbeitet:
Es scheint ein spezielles ClockGating zu sein, mit dem sich auch Teile von Kernen abschalten lassen. [...]

Das sind nur weitere Optimierungen, die AMD fortsetzt oder übernimmt, nichts Neues und alle für sich sind nur sehr kleine Bausteine, die nur in der Summe zum Gesamtbild beitragen.

Bereits bspw. Intel's Banias (Pentium M/Centrino, 2002/03) implementierte ein sehr aggressives Clock Gating auf den CPUs. Beispielsweise der L2 war in 32 Quadranten (achtfach assoziativ zu je vier Quadranten) aufgeteilt die bei Nichtbenutzung separat in einen Stromsparmodus versetzt werden konnten. Eine separate Logik analysierte Cache-Zugriffe und konnte so leicht inaktive Bereiche identifizieren. Auch der Prozessorbus konnte in den gerade nicht aktiven Bereichen drastisch heruntergefahren werden.
Beispielsweise der Pentium 4 machte umfangreichen Gebrauch von Clock Gating. Nahezu jeder Funktionsblock wurde dort mit einer entsprechenden Clock Gating Logik gekoppelt um den Verbrauch in Grenzen zu halten.
Grundsätzlich alle Intel-Prozessoren der letzten zwei Jahrzehnte machen umfangreichen Gebrauch von Clock Gating, bspw. die Atom's gar noch etwas umfangreicher, als ihre regulären CPUs. Beispielsweise der erste Atom (Merom ISA, 2008) bestand aus 205 Functional Unit Blocks und jeder einzelne FUB war clock gated in dem Design um dem Stromverbrauch zu optimieren.
AMD implementierte bspw. im Llano (2011) ein umfassendes Power Gating, das CPU-Kerne, den Video Decoder oder die komplette GPU stillegen konnte. Später fand man bspw. in Kaveri (2014) ein "per core power gating".
Und auch bereits die ursprüngliche Zen-Architektur unterstützt eine vergleichbare Funktionalität, die AMD als "aggressive clock gating with multi-level regions" bewarb. Das sind also alles keine neuen Techniken, sondern nur weiterführende Optimierungen.

Darüber hinaus ist zwischen Clock Gating und Power Gating zu unterscheiden. Ersteres kann den Verbrauch in Teilbereichen, die idle sind nur reduzieren, letzteres kann ungenutzte Chipteilbereiche elektrisch weitestgehend "abtrennen" und somit Leckströme minimieren.

Abschließend stehen diese Optimierungstechniken in keinem Verhältnis zu dem, was Intel mit seiner Hybrid Technology (Lakefield und Alder Lake, etc.) im Sinn hat. Sie können in Teilen dazu beitragen, dass ein Design sparsamer wird, können aber nichts an den grundsätzlichen Beschränkungen eines konkreten Chipdesigns ändern. Hier hilft nur ein von vorne bis hinten auf das Stromsparen ausgelegtes Design mit entsprechender Pipeline, Funktionseinheiten, Dispatchern, Cachestrukturen, etc. und das geht i. d. R. unweigerlich zulasten des Durchsatzes und damit der Leistung.
 
Zuletzt bearbeitet:
Zurück