AW: Wie testen CPU-Hersteller Stabilität?
Das sind aber Architektur-Bugs, die für alle CPUs des jeweiligen Steppings gelten, keine Fertigungsfehler. Wie da effizient getestet wird und v.a. wie für die jeweiligen CPUs die VIDs berechnet werden - die Standardspannung unterscheidet sich ja auch von Sample zu Sample - würde mich auch mal interessieren.
Denke mal, danach wurde auch gefragt, denn Architektur-Bugs sollten sich genau so mit Simulationen finden und reproduzieren lassen. Vorausgesetzt, man Testet den Mist auch und vergisst nicht einfach die TLBs - oder die FDIV-Einheit. Manche Fehler degradieren auch einfach nur die Performance, ohne Rechenfehler zu erzeugen, Ivy Bridge hätte da zum Beispiel extrem langsame Prefetch-Instructions im Angebot.