ATI lässt seine 5000er bereits in der 40nm Struktur fertigen.
Bei denen Stünde dann (zum Jahresende vielleicht) der Wechsel auf nächst feinere Struktur an und vielleicht eine neue Architektur an.
Das shrinken einer vorhanden Architektur ergibt "nur" Probleme in der Fertigung.
Bei einer Änderung der Architektur sind Probleme die dieser Wechsel mit sich bringt bestimmt nicht sekundär. In der Regel münden diese Änderungen der Architektur in der signifikanten Erhöhung der Transistoranzahl. In diesem Fall, mit den rund 3 Milliarden Transistoren beim Fermi, kann man es ja bereits sehen.
Beim shrinken kann man vielleicht lineare Ausbeuten des Wafers erwarten.
Bei der Erhöhung der Transistoranzahl und der damit verbundenen Komlpexitätszunahme (Stichworte: "Graphics Processing Cluster", "Raster Engine", "Shader-Cluster" usw.), dass ineinander verschachtelte Funktionieren von Einheiten, bringt per se schon eine schlechtere Yield-Rate mit - zusätzlich zur Vergrösserung der Die-Fläche die ja auch schon weniger Die's pro Wafer ergeben.
So und ich sage ja nur, dass NV jetzt mit beiden Problemen (shrinken und neue Architektur) zu kämpfen hat, und ATI noch nicht (5000er: da ist eine bereits funktionierende Architekur "nur" geshrinkt worden).