Alles klar.Sieht soweit gut aus.
Beide SCLs mal auf 6
tWRRD 2
tREFI 65535
Testen nicht vergessen ^^
Werde ich machen.
tRFC eher weiter senken

Spielt hier keine Rolle.Eine andere Frage:
Habe bei dir im Leserartikel gesehen, dass du bei tRFC2 und tRFCsb höhere Werte hast als bei tRFC. Habe mal gelesen, dass die beiden Werte 50% respektive 40% sein sollten. Was ist da daran?
PerfektUpdate:
OK, Timings gesetzt und vsoc auf 1,21V angehoben und Windows macht erstmal ne Datenträgerüberprüfung.![]()





Okay, also CMD = buf bringt nen ewig langes Training und musste abbrechen.Kannst es erstmal so probieren obs klappt
Okay, werde ich versuchen.Dann setz SoC mal auf 1,25v, tWRRD 4, beide SCLs 6, tRCD 38, tRP 38, tRAS 38, tRC 76, FCLK auf 2133, tRFC 390, tRRDS 8, tFAW 32
Ja.OK, hab's. Und das ist mit GDM disabled wirklich schneller?
Wird dir dabei nicht helfen, ist ja keine Anleitung ^^Ich muss deine Arbeit lesen fürs Verständnis![]()
Alles klar, danke dir.Ja.
Bei gleichen Timings je nach Game 2-6%. Dave hatte das mal getestet.
D.h. selbst bei minimal schlechteren Timings immernoch einen ticken schneller.
Aber wie gesagt, das ist tendenziell zickiger.
Wird dir dabei nicht helfen, ist ja keine Anleitung ^^
Wenn das durch die Tests lief würde ich das erstmal im Alltag testen.
Danach dann wieder die genannten Timings Stück für Stück auf die GDM on Werte setzen und schauen an welchem Timing es zwickt
Steht für Bankgroup Swap soweit ich weiß.Ebenso das Thema BGS und BGS_alt will ich verstehen.![]()
Sollte eigentlich nicht so sein. Das eine sind Read to read Timings und das andere Write to Write.Edit:
Oder wäre es denkbar, dass Trdrdscl mit 4 anläuft, wenn Twrwrscl höher als 6 ist?
Bin mir grad nicht sicher ob das bei DR auch gilt, aber zumindest ich kann mit SR Modulen tWRWRSCL auch auf 1 setzen.Vom Gefühl her ist Twrwrscl das kritischere Timing, das Datenfehler Verursachen könnte?!
Sprich hier lieber moderat bleiben und andere hochsetzen?
Okay, dann ist bei mir wohl mit Trdrdscl = 6 bei mir Schluss. Zumindest mit den gesetzten Spannungen. ^^Sollte eigentlich nicht so sein. Das eine sind Read to read Timings und das andere Write to Write.
Die kommen sich nicht in die Quere.
Bin mir grad nicht sicher ob das bei DR auch gilt, aber zumindest ich kann mit SR Modulen tWRWRSCL auch auf 1 setzen.

