Sammelthread AMD Ryzen

Sammelthread
Die IPC-Steigerung von Zen zu Zen+ in Cinebench sind vergleichsweise gering, da wie gauss schon ausgeführt hat, CB nicht so sehr von den Latenzen abhängt. Und genau da hat sich ja das meiste getan, neben den 200 bis 300MHz mehr Takt. In Spielen ist da wegen den besseren latenzen wohl mehr angekommen als in CB.
 
Die IPC-Steigerung von Zen zu Zen+ in Cinebench sind vergleichsweise gering, da wie gauss schon ausgeführt hat, CB nicht so sehr von den Latenzen abhängt. Und genau da hat sich ja das meiste getan, neben den 200 bis 300MHz mehr Takt. In Spielen ist da wegen den besseren latenzen wohl mehr angekommen als in CB.
Gerade deswegen sollte man noch warten bevor man aufgrund des Cinebenchergebnisses zu hyperventilieren anfängt.
Ist auch der Gesundheit zuträglicher:D
 
Gerade deswegen sollte man noch warten bevor man aufgrund des Cinebenchergebnisses zu hyperventilieren anfängt.

Ich verstehe deinen Einwand nicht. Wenn die 10-15% IPC-Steigerung so eintreffen, ist das ziemlich gut. Dann zieht ein Ryzen in Anwendungen bei 4GHz mit einem 9900k auf 4.5-4.7GHz gleich. Ich hyperventiliere jetzt nicht unbedingt deswegen, aber sensationell ist das schon irgendwie.

Wenn sonst keine Flaschenhälse dazwischenfunken, wird sich das auch auf die Spieleleistung auswirken. Aber in diesem Punkts bleibts spannend, gerade weil wir jetzt wissen, dass der I/O-Chip kommt.
 
Seit wann gibts eigtl. die Leaks zu Zen2?

Weil gestern habe ich noch einen Tread aus'm Anandtech Forum gefunden (wo es kräftig Spekulationen gibt, aber auch schon grob Bezeichnungen),
da gab es erst einen Post aus'm TechPowerUp und der wiederum rührte ausgehend von Chiphell,
weil MSI in einem Werbevideo(welches es nicht mehr gibt) seine VRM's hervorhob, weil diese für 8Kerner und mehr ausgelegt seien.
Die Beiträge stammen allerdings schon aus'm Juli 2018.
 
Zuletzt bearbeitet:
Mit wieviel IPC Vorteil wurde der R7 2700X gegenüber von Ryzen 1 beworben?
Nach den Cinebench Ergebnissen von einem R7 1700, oder R7 1800X geht das ja fast gegen 0%?
Die ~1800cb erreicht die erste Gen mit demselben Takt auch.
attachment.php



Edit
Danke
Ok, ich dachte es wäre mehr.
Dann schau ma moi woas so auf und zuakumd mit dem Zen zwoa :D

der Roman hatte auch schon gesagt das es zwischen den beiden Serien keinen Unterschied gibt. Meinermeinung nach wurden auch lediglich Optimierungen durchgeführt, aber lohnenswerte.
 
Der 2700X hat durch die verbesserte IF wesentlich bessere Latenzen bekommen + einen besseren boost und allein das hat ja in Games schon bis zu 10fps gebracht.

Wenn nun der IF 2 im Verhältnis zu IF 1 um Factor 2.3 verbessert wurde und die Taktraten auch noch höher ausfallen hm ja dann...

Aber mal schauen noch gibt es dazu ja leider keine Infos. Und wie wir ja wissen sagt der Multicore CB Test nichts über die Gaming Leistung aus.

Eingebundener Inhalt
An dieser Stelle findest du externe Inhalte von Youtube. Zum Schutz deiner persönlichen Daten werden externe Einbindungen erst angezeigt, wenn du dies durch Klick auf "Alle externen Inhalte laden" bestätigst: Ich bin damit einverstanden, dass mir externe Inhalte angezeigt werden. Damit werden personenbezogene Daten an Drittplattformen übermittelt.
Für mehr Informationen besuche die Datenschutz-Seite.
 
Zuletzt bearbeitet:
Ich muss sagen, ich bin schon spitz bis in die Tit***!
Mir gefällt was ich gesehen habe. der 3700x wird es, obwohl 12Cores....:ugly: brauch ich nicht.:D Da würd ich mich lieber nochmal an meinen Speicher wagen, um da noch Takt rauszuquetschen.

Ich wette bei Intel haben die Produktmanager Arschwasser bis zum Hals.
 
Zuletzt bearbeitet:
Was übrigens immer noch ein Rätsel ist, wie ist der Achtkern Chiplet im inneren aufgebaut? Zwei Vierer-CCX oder ein Achter CCX und wenn ja, wie sind die acht Kerne verschaltet? Und sitzt der L3-Cache im Core Chiplet oder im I/O oder in beiden?
 
Ist das in dem Video oben nicht Schaffe AKA der Trollkönig? Dachte ich hätte da in dem Originalfilm seinen Namen gelesen...
(Spaß muss sein ;) )

Zum Aufbau von Ryzen 3

Ich spekuliere mal:

1 Chiplet kommt mit 8 Kernen und 16MB L3 Cache, bei 2 Chiplets also das doppelte.

Wenn man nun davon ausgeht, dass vermeidliche 12 Kerner dann ebenfalls 2 Chiplets erhalten, dann behalten sie die 16 MB Cache pro Chiplet bei aber, mit 2 deaktivierten Kernen.
Würde bedeuten, dass die 12 Kerner ihren größeren Brüdern im Gamingbereich sogar die Krone abnehmen, aber wir wissen ja nicht wie Anbindung des I/O da mit reinspielt.

Die Latenzen sind jedenfalls niedriger (IF2 um 2.3 verbessert) oder nur um 1.3 verbessert und insgesamt hat man nun eine Leistung von 2.3 im vergleich zu Version 1.
 
Zuletzt bearbeitet:
Ich bin auch gespannt, das grenzt ja schon fast an Verschwörungstheorien hier...Den Stream hatte ich Dussel verschlafen....
Dachte nicht, dass man da sooo viel rausarbeiten kann, aber ist cool, wie die Gerüchte?Küche brodelt...
 
Hmmm unter den Vorausetzungen könnte der L3 Cache ja sogar ins I/O gewandert sein und da sind die 32MB (für 2 Chiplets) verbaut, heißt der I/O Die kann frei verwalten.
Das würde auch die Größe des I/O im Verhältnis zum Chiplet erklären. Glaube der I/O auf dem Ryzen ist ja nicht halb so groß wie auf dem Rome, was ja eher Sinn gemacht hätte, weil nur ein viertel an Chiplets auf die gesamte Fläche passen,

Hmm ich bin kein Spekulatius Fan aber so viele unbeantwortete Fragen....
 
Ignoriert nicht. Nur kann ich dir auf deine Frage keine Antwort geben deswegen schreib ich nichts.

Eben noch gelesen dass sogar Spekulationen zu dem i/o angestellt werden bezüglich Controller.

SATA, PCIe 4.0 auch mit drin, deswegen per Bios Update auch auf älteren Boards freischaltbar, dann ein Lan-Controller mit 100gb usw usf.
Der IF 2 direkt im i/o eingebunden. Irgendwie überschlagen sich die Gerüchte.
 
Diese große Menge an Cache macht mich irgendwie skeptisch. Cache ist ja eigentlich nur dazu da, um RAM Zugriffe zu optimieren. Muss man etwa doch hohe Latenzen kompensieren?
 
Ich würde eher vermuten, dass der Cache im Chiplet bei den Kernen angeordnet wird. Zwei Chiplets wären dann doppelt so viel Cache.
Wie hoch wird denn der Cache vom Epic 64-Kerner? Geviertelt müsste es dann der des 16- und 12-Kerners sein, geachtelt der des 8- und 6-Kerners, wenn meine Theorie stimmen sollte.
 
Epic Rome hat wohl 512MB Cache (Epyc 1 hatte 256MB L3 und er soll halt verdoppelt werden)

Würde also mit 16MB Cache pro Chiplet nicht hinkommen, sondern 32MB bedeuten kann ich mir aber irgendwie nicht vorstellen.
 
Mein TR hat 32MB L3 Cache. Epyc 1 hat dann entsprechend doppelt so viel, also 64MB. Epyc 2 verdoppelt den Cache, also sind's 128MB, aber auch gleichzeitig die Kerne, so dass unterm Strich 256MB draufgepackt werden. Wenn der L3 Cache pro CCX Modul nicht verdoppelt wird, dann muss die andere Hälfte in den I/O-Chip wandern, was bei der Größe ziemlich wahrscheinlich ist. Ich denke, dass es erstmal bei 4er CCX Modulen bleiben wird, also ein Chiplet mit 2 CCX Modulen und 16MB L3 Cache.

Wenn tatsächlich sogar die Caches der Chiplets auf dem I/O-Chip gespiegelt werden, würde das die Cross Cache Zugriffe über die Chiplet-Grenze hinweg stark optimieren. Vielleicht kommt das ja. Eventuell kann man sogar unterschiedliche Modi wählen. Einen Extended Modus (nicht gespiegelt) für optimierte RAM-Zugriffe.

Was die Masken betrifft, fährt AMD weiterhin Sparflamme. Es gibt eine Maske für die 7nm Chiplets. Was den 14nm I/O-Chip betrifft, glaube ich sogar, dass man einfach einen Teil der gleichen Maske für den Desktop Chip nehmen kann. Im Grunde ziemlich genial.
 
Zurück