Sammelthread AMD Ryzen
- Ersteller ForceOne
- Erstellt am
Sammelthread
Jaffech
Community-Legende
1,2v ist unbedenklich, ist je nach FCLK Takt aber nicht nötig.
Bei 2000 FCLK reicht meist auch etwas weniger, muss man halt testen. Bei mir reichen 1,10v.
"Reichen" ist aber schwer zu definieren. Stabil durch alle Tests läuft aucht 1,05v, aber die P0.2/P1 sind niedriger als mit 1,10v
Ggf. heißt deine SoC Spannung anders, z.B. Uncore Voltage. Kannst ja Mal Bilder vom BIOS machen, evtl findet es sich
Bei 2000 FCLK reicht meist auch etwas weniger, muss man halt testen. Bei mir reichen 1,10v.
"Reichen" ist aber schwer zu definieren. Stabil durch alle Tests läuft aucht 1,05v, aber die P0.2/P1 sind niedriger als mit 1,10v
Ggf. heißt deine SoC Spannung anders, z.B. Uncore Voltage. Kannst ja Mal Bilder vom BIOS machen, evtl findet es sich
OmasHighendPC
Freizeitschrauber(in)
RAM hier @6200MHz/FCLK 2066. Habe jetzt grad nochmal 1.20 V eingestellt und beim Karhu Test nach 204% den ersten Fail. Hier brauche ich also wohl die 1.25 V, die ich seit längerem eingestellt habe. Ich frage mich jetzt natürlich, warum Du mit einer viel tieferen Spannung stabil fahren kannst ....
Zuletzt bearbeitet:
Gurdi
Community-Legende
Hier mal meine vorläufige Ausgangsbasis bis ich Zeit habe das Ding exakt einzustellen. Fehlt noch viel klein, klein aber fürs erste bin ich zufrieden dass ich den Ram nicht ummodeln muss.
Die SOC und Speicherspannung werde ich definitiv noch nach unten korrigieren so weit wie möglich.
Dann noch ein wenig die Wiederstände optimieren, den GDM deaktivieren wenns denn klappt und schlussendlich dann die Kerne einzeln via Curveoptimizer noch tweaken. Das wird ein Biest^^
Die SOC und Speicherspannung werde ich definitiv noch nach unten korrigieren so weit wie möglich.
Dann noch ein wenig die Wiederstände optimieren, den GDM deaktivieren wenns denn klappt und schlussendlich dann die Kerne einzeln via Curveoptimizer noch tweaken. Das wird ein Biest^^
Jaffech
Community-Legende
@Gurdi
FCLK macht auf 2067 MHz bei 6200 MT/s meist mehr Sinn
Man nutzt in der Regel ein 1:3 Verhältnis, also:
6000/2000, 6200/2067, 6400/2133...
Ausnahme ist, wenn der FCLK 100 MHz höher geht, dann hast du im Regelfall wieder mehr Performance als mit der 1:3 Regel. Also in deinem Fall 2167 MHz.
Da man bei dual CCD CPUs aber das Problem hat, dass man eben 2x eine Verbindung zum SoC hat, ist die Wahrscheinlichkeit höher, dass hohe FCLK Werte nicht stabil möglich sind.
Alternativ kannst du natürlich 6400 MT/s fahren, falls es dein IMC mitmacht. Dann passen die 2133 MHz FCLK perfekt.
Deine Timings sind auch sehr merkwürdig eingestellt.
tRRDL kann auf 8. Da tWTRL davon abhängig ist, sollte das darauf folgend auf 16.
tWTRS und tRRDS hegen zwar direkt keine Beziehung, kann aber das Sheduling durcheinander bringen und Performance kosten wenn gleichzeitig ein write to read auf einer anderen row aber in der selben Bankgroup stattfindet, würde die daher beide auf den selben Wert setzen, also am besten auf 4.
Außerdem ist tRC = tRAS + tRP. Tieferes tRC bringt nichts.
Zudem ist tWR von tRTP abhängig, sollte also ein Teiler voneinander sein, aber besten ein 4er Teiler. Probiere mal 48/12, sollte eigentlich klappen.
tRDWR sollte auf 16, die Erklärung erspare ich dir mal, weil das mit tRRDQS, tWPRE, tRPST und tRTRS zusammenhängt, welche man bei AM5 weder einstellen noch auslesen kann und dann eben automatisch gesetzt werden, wenn man tRDWR anpasst.
Und tRFC bitte auf glatte 120ns, sieht sonst doof aus
FCLK macht auf 2067 MHz bei 6200 MT/s meist mehr Sinn
Man nutzt in der Regel ein 1:3 Verhältnis, also:
6000/2000, 6200/2067, 6400/2133...
Ausnahme ist, wenn der FCLK 100 MHz höher geht, dann hast du im Regelfall wieder mehr Performance als mit der 1:3 Regel. Also in deinem Fall 2167 MHz.
Da man bei dual CCD CPUs aber das Problem hat, dass man eben 2x eine Verbindung zum SoC hat, ist die Wahrscheinlichkeit höher, dass hohe FCLK Werte nicht stabil möglich sind.
Alternativ kannst du natürlich 6400 MT/s fahren, falls es dein IMC mitmacht. Dann passen die 2133 MHz FCLK perfekt.
Deine Timings sind auch sehr merkwürdig eingestellt.
tRRDL kann auf 8. Da tWTRL davon abhängig ist, sollte das darauf folgend auf 16.
tWTRS und tRRDS hegen zwar direkt keine Beziehung, kann aber das Sheduling durcheinander bringen und Performance kosten wenn gleichzeitig ein write to read auf einer anderen row aber in der selben Bankgroup stattfindet, würde die daher beide auf den selben Wert setzen, also am besten auf 4.
Außerdem ist tRC = tRAS + tRP. Tieferes tRC bringt nichts.
Zudem ist tWR von tRTP abhängig, sollte also ein Teiler voneinander sein, aber besten ein 4er Teiler. Probiere mal 48/12, sollte eigentlich klappen.
tRDWR sollte auf 16, die Erklärung erspare ich dir mal, weil das mit tRRDQS, tWPRE, tRPST und tRTRS zusammenhängt, welche man bei AM5 weder einstellen noch auslesen kann und dann eben automatisch gesetzt werden, wenn man tRDWR anpasst.
Und tRFC bitte auf glatte 120ns, sieht sonst doof aus
Zuletzt bearbeitet:
Gurdi
Community-Legende
2167 war leider instabil. Werd ich versuchen. Meine Messungen haben keinen Unterschied zwischen 2067 und 2133 gezeigt. Werd ich mir aber nochmal anschauen.Danke für deinen Input.
Jaffech
Community-Legende
War leider fast zu erwarten.
6400 MT/s ist hier der Key, falls es dein IMC mitmacht
Kommt auf den Workload an.
Manche Games mögen die Bandbreite lieber, manche die synchronität.
Ab +100 MHz gewinnt eigentlich immer der höhere Takt.
Gurdi
Community-Legende
So sieht schon mal gut aus. Vielen Dank für den exakten Input. Den TRFC schau ich mir später genauer an, ich meine der war schon grenzwertig bei mir.
Den IF hab ich jetzt einfach mal nach deiner Empfehlung übernommen, machte eh kaum einen Unterschied.
Jaffech
Community-Legende
Dann eben 125 ns
tRDRDSD/DD und tWRWRSD/DD sehen extrem niedrig aus.
"Normal" sind Werte im Bereich von 8-11.
Tiefer schadet natürlich nicht, aber falls es Stabilitätsprobleme gibt, würde ich dort zuerst ansetzen.
Rest sieht gut aus.
Theoretisch kannst du tFAW noch auf 16 setzen, weil es von tRRDS abhängt und 4x tRRDS wäre. Da scheiden sich aber die Geister. Manche sagen "bringt nix", andere sagen "bringt was". Aber egal obs was bringt oder nicht, solange es stabil ist, kann das problemlos auf 16.
DR Module zicken aber gerne bei tRRDS/tFAW, kann also gut sein dass du bei 6400 MT/s auf 6/24 gehen musst
Gurdi
Community-Legende
Die sind manuell ausgelotet seit Anno tubbak. Die laufen
Ist SingleRanked, auch wenn es kaum zu glauben ist. Ob ich die 6400 teste muss ich mal schaun, eigentlich bin ich mit meinen strammen Timings sehr zufrieden.
Leistungswerte sehen auch gut aus. Latenz endlich unter 68ns. Danke nochmal.
Zuletzt bearbeitet:
Jaffech
Community-Legende
Wenn das SR Module sind, stell tRDRDSD/DD und tWRWRSD/DD auf 1. Die werden bei SR nicht genutzt.Die sind manuell ausgelotet seit Anno tubbak. Die laufen
Wenns failt hast du DR.
Nein ist wirklich nicht zu glauben, weil die einzigen ICs die 120ns tRFC packen H16A sind.
H16A hat, wie der Name sagt, 16 Gbit ICs. 16 Gbit sind 2 GiB.
Pro Seite eines Riegels kommen 8 Chips zum Einsatz. 8 Chips a 2 GiB ergibt 16 GiB pro Riegel.
Wenn du also 32 GiB Riegel hast, dann brauchst du 16 Chips a 2 GiB. Pro Seite eines DIMMs sind aber nur 8 Chips verbaut -> DR
Vorteil ist eben, dass du dann den höheren FCLK mitnehmen kannst
Im Anhang mal als Beispiel SR Module.
Da gehen die Werte wie erwähnt auf 1, weil sie nicht genutzt werden
Anhänge
Zuletzt bearbeitet:
Gurdi
Community-Legende
Ich habs nicht mehr exakt in Erinnerung. Ich wollte DR, hab dann durch Zufall gesehen dass ich wohl doch SR habe und mich dann geärgert. Womit kann ich das nochmal auslesen? Alles schon weile her irgendwie.
Jaffech
Community-Legende
Schau mal bei ZenTimings ganz unten
Oder du stellst wie gesagt tRDRDSD/DD und tWRWRSD/DD auf 1.
Kein boot = DR.
Oder du glaubst meiner Argumentation
Aber wieso wolltest du DR? Das belastet den IMC stärker, wodurch du im Takt stärker limitiert bist
Gurdi
Community-Legende
Wollte den zusätzlichen Durchsatz.
Ok dann wars wohl damals ein Auslesefehler.Schau mal bei ZenTimings ganz unten
Jaffech
Community-Legende
Macht bei DDR5 tatsächlich wenig Unterschied. Bei DDR4 war das viel profitabler.
Würde bei DDR5 daher lieber SR nehmen und den potentiell höheren Takt mitnehmen.
Natürlich gibt es Workloads bei denen 48 GiB nicht reichen, also das aktuelle Maximum bei 2xSR mit 24 Gbit ICs. Dann muss man eben DR nehmen. Aber als hauptsächlichen Gaming PC reichen 32/48 GiB aus.
Verkehrt sind die 64 GiB aber natürlich nicht. Könnte aber halt sein dass durch die zusätzliche Belastung nur 6200 MT/s geht und mit SR eben 6400, was in Kombination mit 2133er FCLK dann schneller ist als 6200/2067 DR.
Musst du halt probieren was geht
Ja, die ersten Versionen von TM5 haben immer SR bei DDR5 angezeigt, auch wenns DR war.
Im Anhang mal Aida mit dem 6400/2133 Setting von oben. Ist wie gesagt SR. Schau dir den write Wert an. Copy/Read ist niedriger, weil single CCD. Wie du siehst, gibt sich das zu DR fast nichts, mein 6400/2133 ist sogar minimal flotter.
Anhänge
blautemple
Kokü-Junkie (m/w)
Die Latenz bei AIDA kannst du Knicken wenn du verschiedene CPUs vergleichen willst. Der Test ist an extrem viele Parameter geknüpft. Unter anderem auch Cache Größe. Den kann man aller höchstens nehmen um das gleiche Modell zu vergleichen und da auch nur bedingt.
Jaffech
Community-Legende
Das sowieso^^
Ich zitiere mich mal selbst aus einem Thread von neulich für den ich auch tatsächlich das erste mal den AIDA Benchmark mit dem 98x3D gemacht habe:
Insofern: Ich halte von AIDA auch nichts. Ist aber halt (leider) sehr verbreitet weil es einfach und per Knopfdruck ein paar Zahlen auswirft
Ähnliche Themen
