Theoretisch könnte man über den IF auch auf den Chiplet-Cache zugreifen, aber viel Platz wird da neben CPU-Daten nicht sein und im Gegensatz zu Intel-CPUs, die den L3 als LLC für alle Recheneinheiten nutzen, wäre der off-Chip L3 auch noch weiter weg als der RAM-Controller selbst, wenn auch natürlich viel schneller. Alternativ den I/O-Chip selbst mit Cache zu versehen würde das Design deutlich aufblähen – warum sollte man das für eine Desktop-IGP machen? Performance-kritische APUs brauchen sowieso wesentlich mehr Recheneinheiten und damit weiterhin einen eigenen (mutmaßlich monolithischen) Chip, während Raphael nur grundlegende Grafikausgabe benötigt, um den 40-Euro-Retail-Graka-Nachteil gegenüber Intel im Office-Bereich loszuwerden.