AMD Radeon RX Vega 64 und RX Vega 56 Overclocking/Undervolting-Thread

Nicht mal die normale 1070 ? wut

Das liegt hauptsächlich an meiner nur leicht übertakteten CPU. Die anderen haben ihren boost teilweise ein GHz höher laufen. Deshalb hab ich noch das Superposition 4k Ergebnis dazugepackt, denn bei 4k hat die Karte so wenig Output dass die CPU ned so gefordert wird und dann lässt sich auch der Score besser bewerten. Im Screenshot würd ich mich am ehesten am grafics Score orientieren.
 
Nabend,

noch bissl mit der Kleinen gespielt und wieder das 64er Bios drauf,

läuft mit dem neuesten Treiber ganz gut, glaub das lass ich jetzt so. :daumen:


TimeSpy7185.PNG Wattman 64er_Stabil.PNG

Grüße
 
läuft das bei dir so auch in Spielen stabil? Mir wär die Lüfterdrehzahl zu laut. Abgesehen davon ist es immernoch tragisch wieviel da trotz betriebenen Aufwand zur 1070Ti fehlt.
 
Hey,
ich hab mittlerweile ein neues Netzteil und das 64er Bios drauf gemacht. Ich erreiche jetzt auch 100MHz höhere HBM Taktraten, aber mein Firestrikescore ist um 1000 Punkte runter. Mit den alten Einstellungen sogar um 2000.
Hotspot ist 72 C° Takt hab ich unverändert gelassen.
Kann das am Treiber liegen? Hat Jemand sonst noch eine Idee?

Edit: 1000 Punkte nicht 100
mit dem 2ten Bios hab ich wieder die normale Punktzahl. Sehr seltsam.

Fehlerkorrektur des Speichers. Schalt mal mit den aktuellen OC Werten den HBCC zu, dann dürfte alles abschmieren beim Benchen. Danach weisst du dass dein HBM instabil ist.
 
Nabend,

noch bissl mit der Kleinen gespielt und wieder das 64er Bios drauf,

läuft mit dem neuesten Treiber ganz gut, glaub das lass ich jetzt so. :daumen:


Anhang anzeigen 982217Anhang anzeigen 982218

Grüße

Ich würden die "HBM Spannung" auf 1000 setzen , dass macht mehr Sinn in der kombination. Danach sollte eine Spannung von durchweg 1v anliegen, dass ist ein stabiler Wert für eine 64er mit den Taktraten. 1612 bei manuellen Werten ist ein starker Wert und spricht für einen guten Chip. Dadurch kannst du evtl. sogar noch ein paar Mhz beim HBM raus holen.
 
Ich würden die "HBM Spannung" auf 1000 setzen , dass macht mehr Sinn in der kombination. Danach sollte eine Spannung von durchweg 1v anliegen, dass ist ein stabiler Wert für eine 64er mit den Taktraten. 1612 bei manuellen Werten ist ein starker Wert und spricht für einen guten Chip. Dadurch kannst du evtl. sogar noch ein paar Mhz beim HBM raus holen.

Loki hat doch ne 56 er oder? @Gurdi, kannst du beurteilen, warum meine Bechnmarksscors (Seite 50) so niedrig sind? Wo kann ich noch was verbessern, damit das ganze stabiler wird? Für League of Legends hab ich z.B. ein power save profil bei dem das Powertarget und der Speichertakt ganz runtergesetzt ist, selbst mit dem stürzt aber ab und zu der Treiber ab...
 
Loki hat doch ne 56 er oder? @Gurdi, kannst du beurteilen, warum meine Bechnmarksscors (Seite 50) so niedrig sind? Wo kann ich noch was verbessern, damit das ganze stabiler wird? Für League of Legends hab ich z.B. ein power save profil bei dem das Powertarget und der Speichertakt ganz runtergesetzt ist, selbst mit dem stürzt aber ab und zu der Treiber ab...

1. Speichertakt zum testen auf 900Mhz zurück
2. Speicherspannung auf 1050
3.P7 auf 1582/1000

testen, berichten.
 
Hat schonmal wer versucht die SoC Anbindung des letzte Memory States anzupassen? Bei den Custom Karten von Asus und PowerColor ist das 05, bei der Referenz 04.

Code:
typedef struct _ATOM_Vega10_SOCCLK_Dependency_Table {
00    UCHAR ucRevId;
08    UCHAR ucNumEntries;                                         /* Number of entries. */
    ATOM_Vega10_CLK_Dependency_Record entries[1];            /* Dynamically allocate entries. */
} ATOM_Vega10_SOCCLK_Dependency_Table;

typedef struct _ATOM_Vega10_CLK_Dependency_Record {
60 EA 00 00 (600MHz)    ULONG  ulClk;                                               /* Frequency of Clock */
00                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
40 19 01 00 (720MHz)    ULONG  ulClk;                                               /* Frequency of Clock */
01                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
80 38 01 00  (800MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
02                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
DC 4A 01 00  (847MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
03                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
90 5F 01 00  (900MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
04                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
00 77 01 00 (960MHz)    ULONG  ulClk;                                               /* Frequency of Clock */
05                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
90 91 01 00 (1028MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
06                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
6C B0 01 00 (1107MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
07                      UCHAR  ucVddInd;                                            /* Base voltage */
} ATOM_Vega10_CLK_Dependency_Record;
Code:
typedef struct _ATOM_Vega10_MCLK_Dependency_Table {
01    UCHAR ucRevId;
04    UCHAR ucNumEntries;                                         /* Number of entries. */
    ATOM_Vega10_MCLK_Dependency_Record entries[1];            /* Dynamically allocate entries. */
} ATOM_Vega10_MCLK_Dependency_Table;

typedef struct _ATOM_Vega10_MCLK_Dependency_Record {
3C 41 00 00 (167MHz)    ULONG  ulMemClk;                                            /* Clock Frequency */
00                      UCHAR  ucVddInd;                                            /* SOC_VDD index */
00                      UCHAR  ucVddMemInd;                                         /* MEM_VDD - only non zero for MCLK record */
00                      UCHAR  ucVddciInd;                                          /* VDDCI   = only non zero for MCLK record */
} ATOM_Vega10_MCLK_Dependency_Record;

typedef struct _ATOM_Vega10_MCLK_Dependency_Record {
50 C3 00 00 (500MHz)    ULONG  ulMemClk;                                            /* Clock Frequency */
00                      UCHAR  ucVddInd;                                            /* SOC_VDD index */
00                      UCHAR  ucVddMemInd;                                         /* MEM_VDD - only non zero for MCLK record */
00                      UCHAR  ucVddciInd;                                          /* VDDCI   = only non zero for MCLK record */
} ATOM_Vega10_MCLK_Dependency_Record;

typedef struct _ATOM_Vega10_MCLK_Dependency_Record {
80 38 01 00 (800MHz)    ULONG  ulMemClk;                                            /* Clock Frequency */
02                      UCHAR  ucVddInd;                                            /* SOC_VDD index */
00                      UCHAR  ucVddMemInd;                                         /* MEM_VDD - only non zero for MCLK record */
00                      UCHAR  ucVddciInd;                                          /* VDDCI   = only non zero for MCLK record */
} ATOM_Vega10_MCLK_Dependency_Record;

typedef struct _ATOM_Vega10_MCLK_Dependency_Record {
24 71 01 00 (945MHz)    ULONG  ulMemClk;                                            /* Clock Frequency */
[B]05                      UCHAR  ucVddInd;                                            /* SOC_VDD index */[/B]
00                      UCHAR  ucVddMemInd;                                         /* MEM_VDD - only non zero for MCLK record */
00                      UCHAR  ucVddciInd;                                          /* VDDCI   = only non zero for MCLK record */
} ATOM_Vega10_MCLK_Dependency_Record;
Ich hab mal Mem 3 mit Soc 7 verknüpft, und letzteres auf 1199MHz angehoben.

Evtl bringts aber auch schon Stabilität das nur von 04 auf 05 anzuheben? Sonst gibt es eigentlich keinerlei Unterschiede zwischen Custom und Referenz, von der Fan Table mal abgesehn.
 
So sollte dass ganze stabil aussehen. Eine 56er erreicht in der Regel etwa 100-150 Punkte weniger im Grafikscore.
 

Anhänge

  • Screenshot (28).jpg
    Screenshot (28).jpg
    1 MB · Aufrufe: 170
Ich würden die "HBM Spannung" auf 1000 setzen , dass macht mehr Sinn in der kombination. Danach sollte eine Spannung von durchweg 1v anliegen, dass ist ein stabiler Wert für eine 64er mit den Taktraten. 1612 bei manuellen Werten ist ein starker Wert und spricht für einen guten Chip. Dadurch kannst du evtl. sogar noch ein paar Mhz beim HBM raus holen.

Werd ich über die Feiertage mal testen :daumen:
 
HBCC führt wie von dir vermutet zum Crash. Heißt das, ich komm auch mit dem 64er Bios nicht wirklich über die 920 MHz, die ich mit dem 56er hinbekomme?
 
HBCC führt wie von dir vermutet zum Crash. Heißt das, ich komm auch mit dem 64er Bios nicht wirklich über die 920 MHz, die ich mit dem 56er hinbekomme?

Dass musst du testen. Taste dich heran.Der Memtakt ist auch vom Coretakt abhängig.Ein perfekt ausbalancierter Coretakt führt häufig dazu dass du den Memtakt nicht weit anheben kannst.
Geh mal etwas vom Core runter und probier mal 995Mhz auf dem HBM. Danach langsam rauf testen.
 
Ich bin mal auf 1492/1542 mit 940/980mV runter. Bei 995 MHz HBM2 brachte das 21.338.
1020MHz habe ich dann mit HBCC auch noch stabil bekommen. Gab 21.327 Punkte.
mit 980/1020mV 300 Punkte mehr.
Versuchshalber wollte ich die alten Taktraten mit der leicht erhöhten Spannung laufen lassen, das führte aber unabhängig vom Speicher reproduzierbar zum Crash.
Mit dem 56er Bios lief das dann aber auf 1537/980 1612/1020 mit 21.912 ohne Probleme. Hänge halt im Bandbreitenlimit mit 1% Leistung mehr für 15% Verbrauch.

Mit dem 56er läuft die Karte durchweg besser und auch stabiler und der höhere Speichertakt scheint irgendwie keinerlei Vorteil zu bringen.
 
Hat schonmal wer versucht die SoC Anbindung des letzte Memory States anzupassen? Bei den Custom Karten von Asus und PowerColor ist das 05, bei der Referenz 04.

Code:
typedef struct _ATOM_Vega10_SOCCLK_Dependency_Table {
00    UCHAR ucRevId;
08    UCHAR ucNumEntries;                                         /* Number of entries. */
    ATOM_Vega10_CLK_Dependency_Record entries[1];            /* Dynamically allocate entries. */
} ATOM_Vega10_SOCCLK_Dependency_Table;

typedef struct _ATOM_Vega10_CLK_Dependency_Record {
60 EA 00 00 (600MHz)    ULONG  ulClk;                                               /* Frequency of Clock */
00                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
40 19 01 00 (720MHz)    ULONG  ulClk;                                               /* Frequency of Clock */
01                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
80 38 01 00  (800MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
02                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
DC 4A 01 00  (847MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
03                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
90 5F 01 00  (900MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
04                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
00 77 01 00 (960MHz)    ULONG  ulClk;                                               /* Frequency of Clock */
05                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
90 91 01 00 (1028MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
06                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
6C B0 01 00 (1107MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
07                      UCHAR  ucVddInd;                                            /* Base voltage */
} ATOM_Vega10_CLK_Dependency_Record;
Code:
typedef struct _ATOM_Vega10_MCLK_Dependency_Table {
01    UCHAR ucRevId;
04    UCHAR ucNumEntries;                                         /* Number of entries. */
    ATOM_Vega10_MCLK_Dependency_Record entries[1];            /* Dynamically allocate entries. */
} ATOM_Vega10_MCLK_Dependency_Table;

typedef struct _ATOM_Vega10_MCLK_Dependency_Record {
3C 41 00 00 (167MHz)    ULONG  ulMemClk;                                            /* Clock Frequency */
00                      UCHAR  ucVddInd;                                            /* SOC_VDD index */
00                      UCHAR  ucVddMemInd;                                         /* MEM_VDD - only non zero for MCLK record */
00                      UCHAR  ucVddciInd;                                          /* VDDCI   = only non zero for MCLK record */
} ATOM_Vega10_MCLK_Dependency_Record;

typedef struct _ATOM_Vega10_MCLK_Dependency_Record {
50 C3 00 00 (500MHz)    ULONG  ulMemClk;                                            /* Clock Frequency */
00                      UCHAR  ucVddInd;                                            /* SOC_VDD index */
00                      UCHAR  ucVddMemInd;                                         /* MEM_VDD - only non zero for MCLK record */
00                      UCHAR  ucVddciInd;                                          /* VDDCI   = only non zero for MCLK record */
} ATOM_Vega10_MCLK_Dependency_Record;

typedef struct _ATOM_Vega10_MCLK_Dependency_Record {
80 38 01 00 (800MHz)    ULONG  ulMemClk;                                            /* Clock Frequency */
02                      UCHAR  ucVddInd;                                            /* SOC_VDD index */
00                      UCHAR  ucVddMemInd;                                         /* MEM_VDD - only non zero for MCLK record */
00                      UCHAR  ucVddciInd;                                          /* VDDCI   = only non zero for MCLK record */
} ATOM_Vega10_MCLK_Dependency_Record;

typedef struct _ATOM_Vega10_MCLK_Dependency_Record {
24 71 01 00 (945MHz)    ULONG  ulMemClk;                                            /* Clock Frequency */
[B]05                      UCHAR  ucVddInd;                                            /* SOC_VDD index */[/B]
00                      UCHAR  ucVddMemInd;                                         /* MEM_VDD - only non zero for MCLK record */
00                      UCHAR  ucVddciInd;                                          /* VDDCI   = only non zero for MCLK record */
} ATOM_Vega10_MCLK_Dependency_Record;
Ich hab mal Mem 3 mit Soc 7 verknüpft, und letzteres auf 1199MHz angehoben.

Evtl bringts aber auch schon Stabilität das nur von 04 auf 05 anzuheben? Sonst gibt es eigentlich keinerlei Unterschiede zwischen Custom und Referenz, von der Fan Table mal abgesehn.

Momentan arbeiten, arbeiten, arbeiten und jetzt Weihnachten. Was soll den der soc MHz den genau sein ?
 
Das ist dann der "Uncore"? System on Chip.. ich weiß leider nicht genau was dahinter steckt, aber über die Beziehung zum HBM Speichertakt weiß ich doch ein paar Dinge. Mit hwinfo kann man die SoC Taktrate übrigens auslesen.

Die SoC Taktrate muss immer höher als die HBM Taktrate liegen, sonst haut das irgendwie nicht hin. Und diese ist in SoC State 07 (also 0-7, 8 states wie die P-States im Wattman) 1107MHz. SoC State 04 nur 900MHz, SoC 05 sind es 960MHz.
Ich kann leider nix testen, aber mit meinem regfile alleine sollten doch Taktraten deutlich über 1100MHz möglich sein. Desweiteren ist diese Stabilitätssache auch nicht genauer untersucht. beim LC-Bios ist der letzte Mem-State (0-3, also 4 stück) gar nur mit SoC 02 verknüpft; Sonst gibt es keine anderen Strukturen diesbezüglich im BIOS, also das betrifft echt nur die Power Play Table. Und die können wir ja in der Registry überschreiben.

Also meine Empfehlung für max OC wäre das LC Bios mit 64er SoftPowerPlay, und das mit mindestens SoC 05 in Mem 03, wie es auch die Customs haben. Oder eben mein reg-file, da habe ich gleich SoC 07 verlinkt, also das Maximum, und dort die Taktrate auch auf 1199MHz gesetzt. Das sollte der Treiber auch bei manuellem OC erledigen.. wenn aber hier manche berichten kaum über 1GHz HBM zu kommen, sind die 1100MHz natürlich zu hoch angesetzt; Oder das ist n Kühlproblem, hat ja nicht jeder nen Full-Block.

Ich bin weiterhin kein Vega Besitzer, aber die Power Play kann ich etwas lesen. Also kann ich Tipps geben, obs dann sinnvoll ist, weiß ich leider nicht, kann ich nicht versprechen.
 
@hellm

Bei der 56er ist es eher ein Problem mit der Spannung.
Die ist geringer als bei den 64er Karten, deswegen gehen die selten auf über 950 wenn man nicht auch die Volt erhöht.
 
Das ist dann der "Uncore"? System on Chip.. ich weiß leider nicht genau was dahinter steckt, aber über die Beziehung zum HBM Speichertakt weiß ich doch ein paar Dinge. Mit hwinfo kann man die SoC Taktrate übrigens auslesen.

Die SoC Taktrate muss immer höher als die HBM Taktrate liegen, sonst haut das irgendwie nicht hin. Und diese ist in SoC State 07 (also 0-7, 8 states wie die P-States im Wattman) 1107MHz. SoC State 04 nur 900MHz, SoC 05 sind es 960MHz.
Ich kann leider nix testen, aber mit meinem regfile alleine sollten doch Taktraten deutlich über 1100MHz möglich sein. Desweiteren ist diese Stabilitätssache auch nicht genauer untersucht. beim LC-Bios ist der letzte Mem-State (0-3, also 4 stück) gar nur mit SoC 02 verknüpft; Sonst gibt es keine anderen Strukturen diesbezüglich im BIOS, also das betrifft echt nur die Power Play Table. Und die können wir ja in der Registry überschreiben.

Also meine Empfehlung für max OC wäre das LC Bios mit 64er SoftPowerPlay, und das mit mindestens SoC 05 in Mem 03, wie es auch die Customs haben. Oder eben mein reg-file, da habe ich gleich SoC 07 verlinkt, also das Maximum, und dort die Taktrate auch auf 1199MHz gesetzt. Das sollte der Treiber auch bei manuellem OC erledigen.. wenn aber hier manche berichten kaum über 1GHz HBM zu kommen, sind die 1100MHz natürlich zu hoch angesetzt; Oder das ist n Kühlproblem, hat ja nicht jeder nen Full-Block.

Ich bin weiterhin kein Vega Besitzer, aber die Power Play kann ich etwas lesen. Also kann ich Tipps geben, obs dann sinnvoll ist, weiß ich leider nicht, kann ich nicht versprechen.

Nächstes Jahr bin ich wieder Zuhause und dann gucke ich mal und ich weiß das gpu-z das auch ausließ
 
Ich werde mich nächstes jahr auch mal etwas intensiver mit einer ordentlichen Bearbeitung der P-States befassen und evtl. dann dazu einen Guide machen.

Es dürfte der Karte gut tun, wenn Sie Ihre Spannung variabler anpassen kann, damit könnte man den Verbrauch besser anpassen und so eine höhere Effizienz erlangen.
 
hey Leute
Ich hab das so nen kleines Problem und ich hoffe ihr könnt mir da helfen.
Meine Vega 64 und mein Ryzen 1600 haben heute eine Eisbaer/Eiswolf Kombi von Alphacool bekommen. Die teilen sich jetzt einen 280er Radi. GPU und HBM bleiben im Balance Mode auf richtig guten 50C. Der Hotspot macht mir allerdings echt sorgen. Der erreicht schnell über 100C. Woran kann das liegen? Druck ungleichmäßig? Müsste dann nicht einer der anderen Werte auch so ausrasten?
 
Zurück