Ist die Frage, ob ein IO-Die bei Nutzung von zwei GPC's notwendig wird, würde ich aber von ausgehen.
Denkbar wären dann vllt:
9 Chiplets -> 2 x GPC, 6 x MCD + 1 x IO
13 Chiplets -> 4 x GPC, 8 x MCD + 1 x IO
Oder auch 2 x GPC mit 10 x MCD + IO
Sollte kein IO-Modul notwendig sein, stünden 9 Chiplets vllt auch einfach für 1 x GPC mit 8 x MCD, was dann 512bit und 128 bis 256MB Infinity Cache hieße.
Kommt mir dann gerade der Gedanke, dass die 9er Variante eine der Testvarianten mit mehr Cache und Bandbreite war, was sich in zu wenig Performance ausgezahlt haben soll. Dementsprechend auch möglich, dass die Ansätze so gar nicht auf dem Markt erscheinen.
Aber interessant wird es definitiv in welche Richtung sich das kommendes Jahr für uns Endkunden weiterentwickelt.
Besonders die Frage ob Mikroruckeln bei Einsatz von zwei GPC's ein Thema wird. Obwohl hier mGPU ja schon fast keine Probleme mehr auf Basis der modernen API's hatte.